

JP2002246887 Biblio







 \odot

X

NON-BATTERY NON-OSCILLATOR BINARY TIME CELL AVAILABLE AS TIME MEASURING DEVICE AND RELEVANT PROGRAMMING METHOD AND ITS DEVICE

Patent Number: JP2002246887 Publication date: 2002-08-30

Inventor(s): BERSTIS VIKTORS; PETER JARGEN KULIM; CHAN

Applicant(s): INTERNATL BUSINESS MACH CORP

Requested Patent: | JP2002246887

Application JP20010323335 20011022

Priority Number(s):

IPC Classification: H03K17/284; G04F10/10; H03K17/28

EC Classification: Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide a simple electronic time measuring device being a time cell together with a relevant method and system and a computer program product. SOLUTION: A time cell is provided with a program type insulating charge storage element for receiving a static charge through an insulating material, and the charge storage element loses a static charge through the insulating material according to the lapse of time. When the potential of the program type charge storage element is substantially lowered at an already known discharge rate, the potential of the program type charge storage element is observed at a prescribed point of time so that the elapsed time can be decided. Therefore, the time cell is allowed to measure the elapsed time without using any continuous power source. A certain type of cell, that is, a binary time cell is allowed to have the similar form as that of a non-volatile memory cell. It is possible to design or program the time cell so that a specific period to be measured can be selected.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-246887

(P2002-246887A)

(43)公開日 平成14年8月30日(2002.8.30)

(51) Int.Cl. ⁷	識別記号	F I		テーマコード(参考)
H03K	17/284	H03K	17/284	2 F 0 8 5
G 0 4 F	10/10	G 0 4 F	10/10	5 J 0 5 5
H03K	17/28	H03K	17/28	G

		#F MCBIT -	米 有 御水県の製30 OL (主 44 貝)
(21)出願番号	特願2001-323335(P2001-323335)	(71) 出願人	390009531
			インターナショナル・ビジネス・マシーン
(22) 出願日	平成13年10月22日(2001.10.22)	ł	ズ・コーポレーション
		l	INTERNATIONAL BUSIN
(31)優先権主張番号	09/703344	ĺ	ESS MASCHINES CORPO
(32)優先日	平成12年10月31日(2000.10.31)	ĺ	RATION
(33)優先権主張国	米国 (US)	j	アメリカ合衆国10504、ニューヨーク州
		1	アーモンク ニュー オーチャード ロー
			F
		(74)代理人	100086243
			弁理士 坂口 博 (外2名)
		1	
		1	


最終頁に続く

(54) 【発明の名称】 瀬時装置として使用可能な無電池無発振器 2 進タイム・セルと、関連プログラミング方法および 装置

(57)【要約】 (修正有)

【課題】 関連の方法、システム、およびコンピュータ ・プログラム製品とともに、タイム・セルという単純な 電子測時装置を提供すること。

【解決手段】 タイム・セルは、その絶縁材を通して静 電荷を受け取る、絶縁された電荷蓄積素子を有し、すな わち、それはプログラム式である。次に電荷蓄積素子 は、時間の経過につれて、その絶縁材を通して静電荷を 失う。プログラム式電荷蓄積素子の電位が実質的に既知 の放電率で低下する場合 プログラム式電荷警積素子の 電位を所与の時点に観測することにより、経過期間を決 定することができる。したがって、このタイム・セル は、連続電源なしで経過期間を測定することができる。 あるタイプのタイム・セルは2進タイム・セルであり、 不揮発性メモリ・セルと同様の形式を有することができ る。測定すべき特定の期間を選択するよう、タイム・セ ルを設計またはプログラミングすることができる。



【特許請求の範囲】

【請求項1】プログラミング動作前に実質放電状態を有 し、前記プログラミング動作後に被制御放電状態を有 し、前記プログラミング動作後に前記プログラミング動 作後の所定の期間内に前記被制御放電状態から前記実質 放電状態に移行するタイム・セルと、

前記タイム・セルに接続され、前記タイム・セルの状態 の読取りを可能にするための回路とを含む測時装置。

【請求項2】前記所定の期間の長さが、前記プログラミ ング動作後の前記タイム・セルの初期条件によって変化 10 する、請求項1 に記載の測時装置。

【請求項3】タイム・セルのアレイをさらに含む、請求 項1に記載の測時装置。

【請求項4】前記タイム・セルのアレイ内の少なくとも 1つのタイム・セルが、前記タイム・セルのアレイ内の 他のタイム・セルの所定の期間とは異なる所定の期間を 有する、請求項3に記載の測時装置。

【請求項5】前記タイム・セルのアレイ内の少なくとも 2つのタイム・セルが、実質的に同一の所定の期間を有 する。請求項3に記載の測時装置。

【請求項6】前記タイム・セルのアレイ内の1つまたは 複数のタイム・セルを初期設定することにより前記タイ ム・セルのアレイを制御するためのタイム・セル・イン タフェース・ユニットをさらに含む、請求項3に記載の 测時装置。

【請求項7】前記タイム・セルのアレイ内の1つまたは 複数のタイム・セルを設定するためのプログラミング要 求を処理するためのプログラミング要求処理ユニットを さらに含む、請求項3に記載の測時装置。

【請求項8】測時装置を使用するための方法であって、 前記方法が、

タイム・セルをプログラミングするステップであって、 前記タイム・セルがプログラミング動作前に実質放電状 態を有し、前記プログラミング動作後に被制御放電状態 を有するステップと、

前記タイム・セルを放電するステップであって、前記タ イム・セルが前記プログラミング動作後に前記プログラ ミング動作後の所定の期間内に前記被制御放電状態から 前記実質放電状態に移行するステップとを含む方法。

【請求項9】前記所定の期間の長さが、前記プログラミ 40 作モードと、 ング動作後の前記タイム・セルの初期条件によって変化 する、請求項8に記載の方法。

【請求項10】タイム・セルのアレイ内の少なくとも1 つのタイム・セルをプログラミングするステップをさら に含む、請求項8に記載の方法。

【請求項11】前記タイム・セルのアレイ内の1つまた は複数のタイム・セルを初期設定することにより、タイ ム・セル・インタフェース・ユニットによって前記タイ ム・セルのアレイを制御するステップをさらに含む、請 求項10に記載の方法。

【請求項12】前記タイム・セルのアレイ内の1つまた は複数のタイム・セルを設定するためのプログラミング 要求を処理するステップをさらに含む、請求項10に記 裁の方法

【請求項13】測時装置を使用するためにデータ処理シ ステムで使用するためのコンピュータ可読媒体上のコン ビュータ・プログラム製品であって、前記コンピュータ プログラム製品が

前記測時装置を初期設定するためのプログラミング要求

を受け取るための命令と. タイム・セルをプログラミングするための命令であっ

て、前記タイム・セルがプログラミング動作前に実質放 電状態を有し、前記プログラミング動作後に被制御放電 状態を有し、前記タイム・セルが前記プログラミング動 作後に前記プログラミング動作後の所定の期間内に前記 被制御放電状態から前記実質放電状態に移行する命令と を含むコンピュータ・プログラム製品。

【請求項14】前記所定の期間の長さが、前記プログラ ミング動作後の前記タイム・セルの初期条件によって変 20 化する、請求項13に記載のコンピュータ・プログラム

【請求項15】タイム・セルのアレイ内の少なくとも1 つのタイム・セルをプログラミングするための命令をさ らに含む、請求項13に記載のコンピュータ・プログラ

ム製品。

ログラム製品。

【請求項16】前記タイム・セルのアレイ内の1つまた は複数のタイム・セルを初期設定するかまたは読み取る ととにより、タイム・セル・インタフェース・ユニット によって前記タイム・セルのアレイを制御するための命 30 令をさらに含む、請求項15に記載のコンピュータ・プ

【請求項17】前記タイム・セルのアレイ内の1つまた は複数のタイム・セルを設定するためのプログラミング 要求を処理するための命令をさらに含む、請求項15に 記載のコンピュータ・プログラム製品。

【請求項】8】メモリ・セルがプログラミング動作前に 安定メモリ状態を有する第1の動作モードと、

前記メモリ・セルが、前記安定メモリ状態から非安定メ モリ状態に移行するようプログラミングされる第2の動

前記メモリ・セルが前記第2の動作モード後に非安定メ モリ状態を有する第3の動作モードと、

前記メモリ・セルが所定の期間内に前記非安定メモリ状 能から前記安定メモリ状態に移行する第4の動作モード

前記メモリ・セルが前記所定の期間後に安定メモリ状態 を有する第5の動作モードとを含む測時装置。

【請求項19】前記所定の期間の長さが、前記第2の動 作モード後の前記メモリ・セルの初期条件によって変化 50 する、請求項18に記載の測時装置。

【請求項20】測時装置内にエネルギーを入力せずに前 記測時装置内で非時間測定状態を維持するための維持手

前記測時装置内の電荷蓄積素子で静電荷を受け取って蓄 積することにより、前記非時間測定状態から時間測定状 態に変更するための変更手段であって、前記電荷蓄積素 子が静電荷を蓄積するための内部媒体と、前記内部媒体 を絶縁するために前記内部媒体を実質的に取り囲む絶縁 材とを含む変更手段と、

前記時間測定状態への変更後の所定の期間内に所定のレ 10 装置。 ベルの電位まで前記電荷蓄積素子内の蓄積静電荷を放電 することにより、前記測時装置内にエネルギーを入力せ ずに前記時間測定状態から前記非時間測定状態に移行す るための移行手段とを含む測時装置。

【請求項21】測時装置を使用するための方法であっ て、前記方法が、

前記測時装置内にエネルギーを入力せずに前記測時装置 内で非時間測定状態を維持するステップと、

前記測時装置内の電荷蓄積素子で静電荷を受け取って蓄 積することにより、前記非時間測定状態から時間測定状 20 態に変更するステップであって、前記電荷蓄積素子が静 電荷を蓄積するための内部媒体と、前記内部媒体を絶縁 するために前記内部媒体を実質的に取り囲む絶縁材とを 含むステップと、

前記時間測定状態への変更後の所定の期間内に所定のレ ベルの電位まで前記電荷蓄積素子内の蓄積静電荷を放電 することにより、前記測時装置内にエネルギーを入力せ ずに前記時間測定状態から前記非時間測定状態に移行す るステップと.

前記電荷蓄積素子の現行状態を検出して経過時間を決定 30 前記絶縁材が、前記絶縁材を通って前記内部媒体から蓄 するステップとを含む方法。

【請求項22】 静電荷を蓄積するための内部媒体と、 前記内部媒体を絶縁するための絶縁材であって、前記内 部媒体と前記絶縁材が電荷蓄積素子を形成し、

前記絶縁材が前記内部媒体を実質的に取り囲み、

前記絶縁材が、前記絶縁材を通る静電荷で前記内部媒体 を充電するための充電プロセスを可能にする物理的性質 を有し、

前記絶縁材が、前記絶縁材を通って前記内部媒体から蓄 積静電荷を放電するための放電プロセスを可能にする物 40 理的性質を有し、

前記絶縁材が、前記放電プロセスでの放電率に影響する 1つまたは複数の物理的性質を有し、

前記放電プロセスが所定の放電率で蓄積静電荷を放電す るように前記絶縁材の少なくとも1つの物理的性質が選 択されている絶縁材とを含む測時装置。

【請求項23】前記所定の放電率が時間に関して非線形 である、請求項22に記載の測時装置。

【請求項24】前記放電プロセスがファウラ・ノルトハ イム・トンネル効果である、請求項22に記載の測時装 50 【請求項35】前記電荷蓄積素子がフローティング・ゲ

【請求項25】前記充電プロセスがチャネル・ホット電 子注入である、請求項22に記載の測時装置。

【請求項26】前記絶縁材を通って前記内部媒体内に電 荷を注入するための電荷注入器をさらに含む、請求項2 2 に記載の測時装置。

【請求項27】前記電荷注入器を操作することにより前 記電荷蓄積素子をプログラミングするためのプログラミ ング・ユニットをさらに含む、請求項26に記載の測時

【請求項28】前記電荷警積需子をプログラミングする ための要求を処理するための要求処理ユニットをさらに 含む、請求項27に記載の測時装置。

【請求項29】前記電荷蓄積素子のプログラミングから 状況を生成するための状況生成ユニットをさらに含む、 請求項27に記載の測時装置。

【請求項30】前記電荷蓄積素子がフローティング・ゲ ート電界効果トランジスタ内のフローティング・ゲート である、請求項22に記載の測時装置。

【請求項31】測時装置を使用するための方法であっ て 前記方法が

電荷蓄積素子内に静電荷を蓄積することにより前記電荷 蓄積素子をプログラミングするステップであって、前記 電荷蓄積素子が静電荷を蓄積するための内部媒体と、前 記内部媒体を絶縁するための絶縁材とを含み、

前記絶縁材が前記内部媒体を実質的に取り囲み、

前記絶縁材が、前記絶縁材を通る静電荷で前記内部媒体 を充電するための充電プロセスを可能にする物理的性質 を有し、

積静電荷を放電するための放電プロセスを可能にする物 理的性質を有し.

前記絶縁材が、前記放電プロセスでの放電室に影響する 1 つまたは複数の物理的性質を有し、

前記放電プロセスが所定の放電率で蓄積静電荷を放電す るように前記絶縁材の少なくとも1つの物理的性質が選 択されているステップと、

前記電荷蓄積素子から前記蓄積静電荷を放電するための ステップとを含む方法。

【請求項32】前記絶縁材を通って前記内部媒体内に電 荷を注入するととにより前記電荷蓄積素子をプログラミ ングするステップをさらに含む、請求項31に記載の方

【請求項33】前記電荷蓄積素子をプログラミングする ための要求を処理するステップをさらに含む、請求項3 1 に記載の方法。

[請求項34]前記電荷蓄積素子をプログラミングしよ うと試みた後に状況を生成するステップをさらに含む。 請求項31に記載の方法。

ート電界効果トランジスタ内のフローティング・ゲート である、請求項31に記載の方法。

【請求項36】半導体基板と、

ソース領域と、

ドレイン領域と、

前記ソース領域と前記ドレイン領域との間のチャネル領 域と、

コントロール・ゲートと、

前記コントロール・ゲートと前記チャネル領域との間の フローティング・ゲートと、

前記フローティング・ゲートを実質的に取り囲む絶縁材 を含む絶縁領域であって、前記絶縁領域が放電プロセス により前記フローティング・ゲートに蓄積された静電荷 を放電するためのトンネル領域を含み、前記トンネル領 域が前記放電プロセスでの放電率に影響する1つまたは 複数の物理的性質を有し、前記放電プロセスが所定の速 度で蓄積静電荷を放電するように前記トンネル領域の少 なくとも1つの物理的性質が選択されている絶縁領域と を含む測時装置。

【請求項37】前記トンネル領域が前記フローティング 20 ゲートと前記チャネル領域との間にある、請求項36 に記載の測時装置。

【請求項38】前記トンネル領域の選択した物理的性質 が、前記絶縁材の選択した厚さを含む、請求項36に記 載の測時装置。

【請求項39】前記トンネル領域の前記選択した厚さが 7ナノメートル未満である、請求項38に記載の測時装

【請求項40】フローティング・ゲートを含むフローテ ィング・ゲート電界効果トランジスタと、

前記フローティング・ゲートに隣接する絶縁材の絶縁領 域であって、前記フローティング・ゲート内に蓄積され た静電荷を検索する検索プロセスの検索率が前記絶縁領 域の厚さに反比例し、前記フローティング・ゲート電界 効果トランジスタのしきい値電圧が前記フローティング ・ゲートのプログラミング後の所定の期間内に所定のし きい値電圧に到達するように前記絶縁領域の厚さが選択 される絶縁領域とを含む測時装置。

【請求項41】前記所定の期間の長さが、前記フローテ ィング・ゲートのプログラミング後の前記フローティン 40 ることができるようにするための回路とを含む製品。 グ・ゲート電界効果トランジスタの初期しきい値電圧に よって変化する、請求項40に記載の測時装置。

【請求項42】測時装置を使用するための方法であっ て、前記方法が.

フローティング・ゲート電界効果トランジスタをプログ ラミングするステップであって、前記フローティング・ ゲート電界効果トランジスタがフローティング・ゲート と、前記フローティング・ゲートに隣接する絶縁材の絶 縁領域とを含むステップと、

前記フローティング・ゲートを放電するステップであっ 50 グ装置に結合するための結合手段をさらに含む、請求項

て、前記プログラム式フローティング・ゲート内に蓄積 された静電荷を放電する放電ブロセスの放電率が前記絶 縁領域の厚さに反比例し、前記フローティング・ゲート 電界効果トランジスタのしきい値電圧が前記フローティ ング・ゲートのプログラミング後の所定の期間内に所定 のしきい値電圧に到達するように前記絶縁領域の厚さが 選択されるステップとを含む方法。

【請求項43】前記所定の期間の長さが、前記フローテ ィング・ゲートのプログラミング後の前記フローティン 10 グ・ゲート電界効果トランジスタの初期しきい値電圧に よって変化する、請求項42に記載の方法。

【請求項44】測時装置を使用するためにデータ処理シ ステムで使用するためのコンピュータ可能媒体上のコン ビュータ・プログラム製品であって、前記コンピュータ プログラム製品が、

フローティング・ゲート電界効果トランジスタをプログ ラミングするための命令であって、前記フローティング ゲート電界効果トランジスタがフローティング・ゲー トと、前記フローティング・ゲートに隣接する絶縁材の 絶縁領域とを含み、前記プログラム式フローティング・ ゲート内に蓄積された静電荷を放電する放電プロセスの 放電率が前記絶縁領域の厚さに反比例し、前記フローテ ィング・ゲート電界効果トランジスタのしきい値電圧が 前記フローティング・ゲートのプログラミング後の所定 の期間内に所定のしきい値電圧に到達するように前記絶 縁領域の厚さが選択される命令と、

前記フローティング・ゲート電界効果トランジスタで読 取り動作を実行して、前記フローティング・ゲート電界 効果トランジスタが前記所定のしきい値電圧に到達して 30 いるかどうかに基づいて、前記所定の期間が経過したか

どうかを判定するための命令とを含むコンピュータ・プ ログラム製品。

【請求項45】前記所定の期間の長さが、前記フローテ ィング・ゲートのプログラミング後の前記フローティン グ・ゲート電界効果トランジスタの初期しきい値電圧に よって変化する、請求項44に記載のコンピュータ・ブ ログラム製品。

【請求項46】2進タイム・セルと、

前記2進タイム・セルの状態を改変するかまたは読み取

【請求項47】前記2進タイム・セルがプログラミング 動作前に実質放電状態を有し、前記プログラミング動作 後に被制御放電状態を有し、前記2進タイム・セルが前 記プログラミング動作後に前記プログラミング動作後の 所定の期間内に前記被制御放電状態から前記実質放電状 態に移行する、請求項46に記載の製品。

【請求項48】前記製品がスマート・カードである、請 求項46に記載の製品。

【請求項49】前記製品を読取装置またはプログラミン

46に記載の製品。

【請求項50】前記2進タイム・セルがプログラミング されてから所定の期間が経過したかどうかを判定するた めの時間決定手段をさらに含む、請求項46に記載の製

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、測時法に関し、特 に電気タイム・ベースを使用する時間測定用の方法およ び装置に関する。より具体的には、本発明は、発振器、 発振素子。または発振同路ならびに連続電源なしに時間 を測定するための装置であって、ソリッドステート・デ バイスにすることもできる装置と、それに関連する方法 およびシステムを提供する。

[0002]

【従来の技術】携帯用電子装置は広く普及しており、電 子回路のサイズおよびコストが低下し続けるにつれて、 電子装置を組み込んだ民生品が増加し続けている。一例 として、聞いたときに音楽を演奏する紙製のグリーティ ング・カードはもはや新規なものとは見なされない。電 20 子回路を様々な形状に作成し、より多くの製品に埋め込 むことができるようにするフレキシブル回路において、 技術が進歩してきた。

【0003】安価な電子装置は、それぞれの電力要件ま たは関連電源システムに基づいて分類することができ る。一部の電子装置は、AC-DCアダプタを介して電 気のコンセントなどの外部電源から電力供給を受ける装 置を必要とする可能性のある様々な機能を有し、一部の 装置は1つまたは複数の電池を必要とする。また、装置 によっては、両方のタイプの電源、すなわち、ほとんど 30 のにすることができる。プログラム式2進タイム・セル の機能を可能にするための外部電源と、外部電源に接続 されていない間または「オフになっている」間にクロッ クまたは計時機能などの低位機能に電力供給するための 小型電池を必要とする可能性がある。小型の電子装置 は、単にクロック回路に電力供給するために、電子時計 に電力供給するものと同様の小型で平らな電池を組み込 む場合が多い。一般に、この電池は、複数単位の時間の 経過を測定する何らかのタイプのタイム・ベース発振器 またはバルス発生器に電力供給するものである。

【0004】単純なクロック機能のためだけの電子装置 40 に電池を組み込むと、いくつかの欠点が発生する。化学 電池は、潜在的に薬品漏れや廃棄処分の危険性があり、 小さい電子回路を製作するコストに比べ、比較的高価な ものになる。電池は、特にそれが付随する電子回路の耐 用寿命に比べ、貯蔵寿命が短い傾向がある。また、電池 は、それが接続される電子回路より数倍大きい場合があ り、それにより、電子装置に対して設計上の制限が加え られることになる。

【0005】電子タイム・ベース発振器は小型の電子測 時装置に必要なものと想定されているが、付随する電池 50 【0010】次に電荷蓄積素子は、ある期間の経過につ

は多くの固有の欠点を有する。このため、現行の技術状 態は、時間測定機能を組み込む可能性のある他の装置、 民生品、または消費者サービスの概念に制約を加える。 したがって、電池または発振器なしで時間測定を可能に する、小さく単純な電子測時装置を提供することは有利 なことだろう.

[0006]

【発明が解決しようとする課題】関連の方法、システ ム、装置、およびコンピュータ・プログラム製品に加 10 え、タイム・セルという単純な電子測時装置を提示す る。本出願の請求の範囲は主として、特定のタイプのタ イム・セルの構造および初期設定ならびにそのタイム・ セルを初期設定するかまたはプログラミングするために 使用可能な装置およびそれに関連する方法を対象とす

[0007]

【課題を解決するための手段】タイム・セルは、その絶 縁材を通して静電荷を受け取る、絶縁された電荷蓄積素 子を含み、すなわち、それはプログラム式であり、それ により、絶縁材外部の点に対する電位を電荷蓄積素子に 与える。次に電荷蓄積素子は、時間の経過につれて、絶 縁材を通して静電荷を失う。プログラム式電荷蓄積素子 の電位が実質的に既知の放電率で低下する場合、プログ ラム式電荷蓄積素子の電位を所与の時点に観測すること により、経過期間を決定することができる。したがっ て、このタイム・セルは、連続電源なしで経過期間を測 定することができる。

【0008】あるタイプのタイム・セルは2進タイム・ セルであり、形式上、不揮発性メモリ・セルと同様のも は経過期間中にその電荷を失う。読取り動作によりプロ グラム式2進タイム・セルの2通りの可能な状態。すな わち、タイム・セルはそのタイム・セルがプログラム式 タイム・セルに見えるように十分な電荷を保持している か、またはそのタイム・セルが非プログラム式タイム・ セルに見えるように経過期間中に放電されていることが 観測される。それにより、プログラム式2進タイム・セ ルでの読取り動作により、所与の時点に特定の期間が経 過したかどうかに関する2進制定が可能になる。タイム ・セルによって測定すべき特定の期間を選択するよう。 タイム・セルを設計またはプログラミングすることがで きる。

[00009]

【発明の実施の形態】本発明の基本装置の概論 本発明は、単純な電子測時装置を対象とする。一般に、 絶縁された電荷蓄積素子はその絶縁材を通して一定量の 静電荷を受け取り、すなわち、電荷蓄積素子は「プログ ラム式」であり、それにより、絶縁材外部の点に対する 既知の電位を電荷蓄積素子に与える。

れて、何らかのタイプの物理的プロセスによってその絶 縁材を通して静電荷を失うか、放電するか、放出する か、または漏出し、それにより、電荷蓄積素子の電位が 低下する。換言すれば、プログラム式電荷蓄積素子の電 位は、電荷蓄積素子から静電荷が除去される移送または 放出プロセスによって実質的に既知の割合で低下する。 電荷蓄積素子の放電プロセスをモデル化する放電関数は 実質的に既知ものであるが、この放電率は線形になる場 合もあれば、楔形にならない場合もある。

【0011】所与の時点で、電荷蓄積素子の電位を観測 10 する。この電荷蓄積素子の開始電位、所与の時点での観 測電位 電荷蒸積素子の電荷放電室を把握することによ り、所与の時点に関する経過期間を決定することができ 3,

【0012】電荷蓄積素子のプログラミング・プロセス および放電プロセスは、電荷蓄積素子の幾何形状、材 料、または物理構造、あるいはそれらの組合せを変化さ せることにより選択的に制御することかできる。プログ ラミング・プロセスは放電プロセスより急速で精度の低 いプロセスなので、放電プロセスの制御より高い優先順 20 付で電荷蓄積素子を設計することができる。換言すれ ば、以下に詳述する本発明の実施形態に関連して説明す るように、物理的放電プロセスをモデル化する数学的放 電関数に関する所望の時間特性を達成するように、所与 のパラメータの範囲内で測時装置を設計することができ る。たとえば、プログラム式電荷蓄積素子が放電する期 間は、電荷蓄積素子をプログラミングするのに必要な期 間よりかなり長くなることが望ましい。

【0013】電荷蓄積素子はその絶縁材とその内部媒体 を含む。絶縁材は比較的低い電荷伝導度を示すが、電荷 30 定の所望の正確さと、測定のコスト、労力、または重要 は、絶縁材の課電率 (その抵抗率) および電荷の発生源 と電荷の行先の間の絶縁材の幅など、所与の要因に応じ て絶縁材を通過するととができる。通常、絶縁材は、隣 接媒体より高い電気抵抗を有し、一般に隣接導体または 半導体を分離し隔離する働きをする。本発明では、電荷 蓄積素子の絶縁材は、静電荷を帯びることができる内部 媒体を実質的に取り囲んで含み、すなわち、その内部媒 体は自由空間のみで構成することができない。絶縁材 は、自由空間、気体媒体、液体、固体、またはこれらの 組合せを含むことができる。絶縁材は実質的に内部媒体 40 を取り囲んでいるが、内部媒体は、絶縁材によって密閉 された空間全体を必ず占有しているわけではない。

【0014】電荷蓄積素子はその絶縁材によって実質的 に電気的に隔離されているが、様々な既知の物理的プロ セスを使用して比較的短期間でその絶縁材を通して電荷 蓄積素子をプログラミングすることができる。一般に、 二酸化ケイ素(ガラス)などの絶縁材は、伝導帯内に上 昇するのに十分なエネルギーを電子がほとんど獲得でき ないほど大きいバンド・ギャップによってその伝導体が 価電子帯から分離される物質である。しかし、所与の物 50 コ状の容器であり、それぞれの狭いかまたは開いた端部

理的プロセスでは、絶縁材による電子の移送が非常に制 限される可能性がある。内部媒体が絶縁材を通して静電 荷を受け取るかまたは放電する物理的プロセスは電荷器 積素子の実施例に応じて様々になるが、これは本発明の 様々な実施形態を以下に詳述するにつれて明らかになる

【0015】本発明の基本装置の正確さ

本発明の測時装置の正確さは本質的に制限されている。 しかし、実際の測時装置の正確さはその構造の精度によ って制限される。そのうえ、時間を測定するための微細 構造計器は、標準的な時間単位または時間測定の標準と して使用する相互作用オブジェクトの物理的プロセスに よって本質的に制限される。たとえば、ぜんまいを巻く ことによって動作する腕時計は、セシウム原子の振動を 監視することによって動作する原子時計ほど精密に1秒 の何分の1かの時間を測定するように構築することはで きない。

【0016】本発明では、測時装置の正確さは、実際の 物理装置に関する放電関数によって放電プロセスをモデ ル化できる正確さと、保持静電荷を観測する際の正確さ によって本質的に制限される。たとえば、プログラム式 電荷蓄積素子は、その電位が漸近的にある値に近づく非 線形放電プロセスを示す場合がある。その場合、連続観 測の時間的正確さは、静電筒の寿命の経過につれて減少 する傾向があり、それにより、本発明が有用になりうる 目的を制限することになる。しかし、その正確さの減少 は、本発明を使用する特定の目的に応じて、欠点になる 場合もあれば、ならない場合もある。

【0017】計器を使用することは、その計器による測 性との先行選択を表している。たとえば、腕時計の方が 適している通常の日常動作の時間基準として原子時計を 維持するためにそのコストと労力を拡大することはした いものである。しかし、他の見地から見ると、一定水準 の腕時計と原子時計は分単位の正確さで1年という期間 を決定する作業に対して同じ程度に適していると言える だろう。同様に、本発明が特定の目的に有用であると判 明するかどうかを判定する場合、本発明の測時装置の正 確さおよび動作特性はその特定の目的に適したものでな ければならない。

【0018】 この正確さおよび動作特性は、本発明の実 施形態に応じて様々になる。正確さと有用性との固有の 兼ね合いは、本発明の様々な実施形態を以下に詳述する につれて明らかになるはずである。

【0019】砂時計と本発明との類似点

本発明の理解を拡大するために、本発明と砂時計との類 似点を対比することができる。砂時計は、計時容器と計 時物質からなる古代起源の計時装置である。計時容器は 通常、対置した2つの透き通ったフラスコまたはフラス が接合され、小さいアバーチャが形成されている。容器 は通常、金属または木製のフレームまたはスタンドによ って支持されている。容器の半分は、計時物質として作 用する流体または粒状物質を保持するかまたはその物質 でほぼ充填されている。最も一般的なことに、容器はガ ラスで作られ、計時物質は砂である。砂時計を逆さにす ると計時物質に重力位置エネルギーが加わり、それによ り、ある期間の経過につれて密閉された物質が容器の上 半分から下半分に流れることになる。

【0020】砂時計は、サンド・タイマとも呼ばれ、1 10 時間という期間を測定することができるが、この用語は このような重力装置であればどの装置にも使用する。砂 時計の測定期間は、計時物質の量と容器のアバーチャの サイズによって設定される。計時物質の量がより多く、 アパーチャがより小さければ、測定期間が延長される が、アパーチャが非常に狭いと、計時物質が規則正しく 流れないかまたはまったく流れなくなる可能性がある。 ある程度まで、計時物質の特性はアパーチャを通る物質 の流れの特性に影響する。たとえば、大きい砂粒は微細 な砂粒よりゆっくりアパーチャを通って流れる可能性が 20 ある.

【0021】容器の透明性により、容器の上半分(また は下半分) に保持されている計時物質の量を観測するこ とができ、それにより、砂時計を逆さにしてから経過し た時間の量を示すことになる。計時物質の表面がマーク まで低下したときに所定の期間が経過しているように、 より短い期間を示すように砂時計にマークを付けること ができる。

【0022】本発明の測時装置は、以下のように砂時計 に類似しているので「静電砂時計」と呼ぶこともでき る。電荷蓄積素子の絶縁材は砂時計のガラス容器に類似 しており、電荷蓄積素子の内部媒体はガラス容器内の自 中空間と同様のものである。砂時計内の計時物質が砂粒 を含む場合、個々の電荷キャリヤは個々の砂粒に類似し ている。絶縁材とその内部媒体は電位エネルギーを所有 する静電荷を含む働きをし、砂時計は重力位置エネルギ 一を所有する計時物質用の容器として働く。絶縁された 電荷蓄積素子は、砂時計の支持フレームと同様に、それ が載っている半導体基板などの支持構造を有することが できる。砂時計内の計時物質は再利用されるが、本発明 40 内の電荷は放電された後で再利用されることはない。

【0023】各計時装置では、ある期間を流動または放 電プロセス、すなわち、電荷蓄積素子からの電荷および 砂時計内の砂(またはその他の計時物質)に相関させる ことができる。砂時計の砂のように、静電荷の初期量が 大きいと、電荷蓄積素子に関して測定可能な期間が延長 される。本発明の実施例によっては、絶縁材の寸法およ びその物理的性質が砂時計のアパーチャの幅と同様にな ることがあり、絶縁材の寸法および性質によって電荷の 放電率を制御することができる。実際に、絶縁材が提示 50 は「アナログ・タイム・セル」と呼ぶこともできる。

するパリアは、電荷が規則正しく流れないかまたはまっ たく放電しなくなるほど大きくなる可能性がある。電荷 蓄積素子内の保持静電筒の量は直接知覚することができ ないが、まず何らかのタイプの物理的測定を行い、次に 第1の測定値を人間が知覚可能な何らかの形式に変換す ることによって、間接的に決定することができる。 【0024】本発明の実施形態の根論

本発明は電荷蓄積素子および支持要素に関する様々な構 成を使用して実施することができ 電位を観測する方法

は選択した実施形態に応じて様々になる可能性がある。 【0025】本発明の第1の実施形態では、本明細書で 「タイム・セル」と呼ぶ、改変不揮発性メモリ・セルを 電荷蓄積素子として使用する。初めに、所定の放電率を 有するこのタイム・セルをプログラミングする。次に、 タイム・セルのしきい値電圧が所定のしきい値電圧以上 であるかどうかの判定を行うために、そのタイム・セル で読取り動作を実行することにより、その後のある時点 の保持静電荷を間接的に観測する。次に、読取り動作の 結果により、所定の経過時間が経過したかどうかを判定 する。そのしきい値電圧が所定のしきい値電圧以下にな るようタイム・セルが放電した後、タイム・セルは実質 放電状態に到達している。以下に詳述する理由により、 このタイプのタイム・セルは「2進タイム・セル」と呼 ぶこともできる。

【0026】本発明の第2の実施形態では、本発明の第 1の実施形態に関して説明したものと同じ原理により動 作する複数タイプの測時装置を含むものとして本発明を 広く見なすととができる方法について説明する。

【0027】本発明の第3の実施形態は、1組のタイム ・セルを使用することにより第1の実施形態を拡張する ものであり、各セルはそれぞれ異なる放電関数を所有 し、それにより、複数の期間を同時に測定するために一 定範囲の細分性を提供する。タイム・セルで禁取り動作 を実行して、関連期間が経過したかどうかを判定すると とにより、保持静電荷を観測する。

【0028】本発明の第4の実施形態は、フローティン グ・ゲート電界効果トランジスタのフローティング・ゲ ートを測時装置用の絶縁された電荷蓄積素子として使用 するという概念を拡張するものである。好ましくは、ブ ログラミング・トランジスタと感知トランジスタととも に共通フローティング・ゲートを一緒に使用する。との 共通拡張フローティング・ゲートを使用して、典型的な フローティング・ゲート電界効果トランジスタ(FE T)またはFGFETが蓄積する静電荷の量を上回る。 ある量の静電荷を蓄積する。次に、その測定値を経過時 間値に変換する感知装置によって、フローティング・ゲ ートの残留電位を間接的に観測する。任意選択で放電関 数特性を測時装置の一部として記憶することができる。 以下に詳述する理由により、このタイプのタイム・セル

【0029】上記の実施形態に加え、この測時装置を使 用するための方法、システム、コンピュータ・プログラ ム製品も提示する。

【0030】測時装置としての改変不揮発性RAMメモ リ・セル本発明の第1の実施形態では、タイム・セルと いう改変不揮発性メモリ・セルを測時装置として使用す る。不揮発性メモリ・デバイスは、そのメモリ・デバイ スからまたはそのメモリ・デバイスを含むシステムから 電力を除去したときにデータを保持しているメモリ・デ バイスであり、コンピュータ技術の分野では周知のもの 10 である。多種多様な不揮発性メモリの実施例が市販され ており、タイプの異なる不揮発性メモリは異なる方式で 動作する。

【0031】所与のタイプの不揮発性メモリは、電荷蓄 積素子を組み込んでいないので、本発明の範囲外に位置 する。たとえば、プログラム可能読取り専用メモリまた はPROMは、通常は論理ネットワーク内の可融性リン クを焼き切る特殊な機器によって1回だけ書込みまたは プログラミングが可能な読取り専用メモリであり、それ により、特定の記憶場所を所望の論理レベルに設定し、 読取り専用データ値を確立する。とのため、このような タイプのメモリは電荷蓄積素子なしでデータを記憶す

【0032】その他の多くのタイプの不揮発性メモリ・ セルは電荷蓄精素子を含む。このため、本発明のタイム ・セルの形式は、EPROMセル、EEPROMセル、 または絶縁された電荷蓄精素子を含む他のタイプの不揮 発性メモリ・セルなど、多種多様なタイプの不揮発性メ モリ・セルに基づくものになる可能性がある。たとえ ば、番気的プログラム可能請取り専用メモリ(EPRO 30 の一実施形態の説明を示す。図1は、nチャネルまたは M) は、電気的にプログラミングし、後で紫外線に喋す ことによって消去することができる。電気的消去可能プ ログラム可能聴取り専用メモリ (EEPROM) は、電 気的にプログラミングし、電気的に消去することができ る。具体的には、本発明の第1の実施形態では、改変不 揮発性メモリ・セルの絶縁された電荷蓄積素子内に静電 荷が蓄積されるタイム・セルとして機能するよう。汎用 不揮発性メモリ・セルを改変している。 【0033】絶縁された電荷蓄積素子を放電することに

よりタイム・セルを消去するという追加機能は本発明に 40 を生成するためのp型アクセプタ・イオンを軽くドービ とって不可欠なものではない。追加の消去機能を組み込 む場合の利点および欠点については以下に詳述する。 【0034】本発明は様々なタイプの不揮発性メモリ・ セルに基づくものになる可能性があるが、以下の例で は、プログラム可能フローティング・ゲート構造を含む 単純な電界効果トランジスタについて言及する。しか し、当業者であれば、タイム・セルの構造は実施例に応 じて様々になる可能性があることが分かるだろう。たと えば、タイム・セルは、例に示した構造または要素に加

を有することができる。記述した例は、本発明に関する 制限を暗示するためのものではなく、むしろ、本発明の 一実施形態による絶縁された電荷蓄積素子内の静電荷の 蓄積および放電をサポート可能な範囲のデバイスに関す る情報を提供するものである。

【0035】以下に詳述するように、改変不揮発性メモ リ・セルをプログラミングするのに必要な電荷は、電荷 蓄積雲子の絶縁材内にまたはその絶縁材を通って注入し なければならない。改変不揮発性メモリ・セルをプログ ラミングする様々なメカニズムが実行可能であるが、メ カニズムが異なると要件および特性も異なり、それによ り設計者は他のメカニズムよりあるメカニズムを好むこ とになる場合もある。以下の例では、チャネル・ホット 電子注入というメカニズムにより電荷を注入する。しか し、様々なメカニズムを使用することができ、当業者で あれば、注入メカニズムは実施例に応じて様々になる可 能性があることが分かるだろう。記述した例は、本発明 に関する制限を暗示するためのものではなく、むしろ、 本発明の一実施形態による好ましい注入メカニズムに関 20 する情報を提供するものである。

【0036】図1を参照すると、同図は、典型的なフロ ーティング・ゲート需規効果トランジスタとして実施さ れた電荷蓄積素子を含む典型的な不振発性メモリ・セル を示している。フローティング・ゲート電界効果トラン ジスタ (FGFET) の動作は当技術分野で周知のもの である。まず、背景情報を提供するために典型的なFG FETの動作について説明し、続いて、典型的な不揮発 性メモリ・セルを改変して本発明による測時装置として 使用可能なタイム・セルを形成することができる本発明 n型フローティング・ゲートFETを示している。p型 FETも使用可能であり、その場合、代替プログラミン グ・メカニズムが望ましい場合があるが、以下に詳述す るように、フローティング・ゲート内へのチャネル・ホ ット電子(CHE) 注入を備えたn型FETはメモリ・ セルをプログラミングするために最も効率の良い動作を 提供することが従来技術で判明している。

【0037】n型フローティング・ゲートFET100 は、P-基板102を形成するために、ホウ素など、穴 ングした単結晶シリコン基板上に形成されている。ソー ス104およびドレイン106は、燐など、自由電子を 寄贈するためのn型ドナー・イオンを大量にドーピング した2つの領域を作成することにより基板内に形成され ている。別法として、ソースおよびドレインは、シリコ ン基板内のpウェル領域に形成することができる。ソー スとドレインとの間の領域は、チャネルにより電界が印 加されたときに少数電流キャリヤ (この場合は電子) が 流れるチャネルを形成する。

え、消去ゲートおよびその他のデバイス構造または要素 50 【0038】それぞれソースおよびドレインの、導電接

点108および110はそれぞれ絶縁領域112および 4によってとのデバイスの他の部分から絶縁され、 適切な場合に導電リードによりソースおよびドレインと の間で電流が流れることができる。図1では絶縁領域は 酸化ケイ素(SiO,)領域で形成されているが、別法 として、他の絶縁材も使用可能である。他の酸化物領域 および他の任意選択構造または要素は図示しておらず、 このデバイスの各種構造は一定の縮尺で描かれているわ けではない。

【0039】コントロール・ゲート116およびフロー 10 ティング・ゲート118は、絶縁領域120によってと のデバイスの他の部分から分離された領域である。フロ ーティング・ゲート118はボリシリコン(非品質)物 結晶、または多結晶シリコンともいう) にすることがで き、コントロール・ゲート116は金属またはポリシリ コンにすることができる。フローティング・ゲートと基 板のチャネル部分との間の絶縁領域120の一部分は 「トンネル酸化物」または「トンネル領域」122と呼 ばれるが、その理由は以下の説明で明らかになるだろ

う。図2はFGFETの記号表現を示している。 【0040】典型的なn型FETでは、チャネルにより ゲートに正の直流電圧を印加すると、電子をチャネル領 域に引き寄せることによってFETがオンになり、それ により、チャネル領域を導電性にすることができる。フ ローティング・ゲートFET100のコントロール・ゲ ート116は、FET100をオン/オフするゲート機 能を実行する。コントロール・ゲートの電圧はFETの しきい値電圧と等しいかまたはそれより大きくなければ ならないが、そのしきい値電圧は、コントロール・ゲー ト電圧が十分大きいものになり、FETのチャネルを導 30 個性にすることができるかまたは、換言すれば、FET をオンにする点を決定する特性パラメータである。

【0041】FGFETは、フローティング・ゲートを プログラミングするととによってそのメモリ機能を獲得 する。プログラミング動作中、フローティング・ゲート はある量の電荷を受け取る。フローティング・ゲートが 適切な極性の電荷を蓄積している場合、FGFETはオ ンにすることができず、したがって、一方のメモリ状態 を示す。フローティング・ゲートが電荷を蓄積していな ETと同じように動作し、もう一方のメモリ状態を示 す。この2通りのメモリ状態は2進論理の演算をサポー トするものであり、この2通りのメモリ状態は単一ビッ トとしてメモリ・セル内に記憶された論理「0」または 論理「1」を表す。

【0042】次に図3ないし図4を参照すると、このグ ラフは、n型フローティング・ゲート電界効果トランジ スタがしきい値電圧に及ぼす影響を示している。図3で は、ドレインはソースに対して正のバイアスがかけられ ング動作中に電荷を受け取る前に、コントロール・ゲー トでの電圧がFGFETのしきい値電圧より大きくなる と、電流がドレインを通って流れることができる。この ため、FGFETを含むメモリ・セルに記憶されたビッ ト値を読み取るためのメモリ動作中に、コントロール・ ゲートでの読取り動作電圧がしきい値電圧より大きくな ると、FGFETがオンになり、それにより、フローテ ィング・ゲートがまだプログラミングされていないこと を示す。

【0043】図4では、ドレインはソースに対して正の バイアスがかけられていると想定し、フローティング・ ゲートがプログラミング動作中に電荷を受け取った後 に、コントロール・ゲートでの電圧がFGFETのしき い値電圧より小さくなると、電流がドレインを通って流 れなくなる。このため、FGFETを含むメモリ・セル に記憶されたビット値を読み取るためのメモリ動作中 に、コントロール・ゲートでの読取り動作電圧がしきい 値電圧より小さくなると、FGFETがオンにならず、 それにより、フローティング・ゲートがすでにプログラ 20 ミングされていることを示す。

【0044】フローティング・ゲートのこの2通りの動 作状態は2進論理をサポートする。このメモリ・セルを 含む論理回路は、FGFETのどちらの動作状態が2進 「1」または2進「0」を示すかに関する規則を有する ことになる。このため、フローティング・ゲートがプロ グラミングされると、メモリ・セルを論理「1」または 論理「0」に設定するものとしてその動作を解釈すると とができる。このメモリ・セルで読取り動作を実行する ことにより、メモリ・セルが論理「1」を含むかまたは 論理「0」を含むかに関する2進判定を行うことができ

【0045】不揮発性メモリ・セルを含むメモリ・デバ イスは、そのメモリ・セルまたはメモリ・セル・アレイ のアーキテクチャまたは配置のタイプに応じてデータを 記憶し消去するためのプログラミング・アルゴリズムを 提供する内部状態機械を有する可能性がある。多くのタ イブの不揮発性メモリは周知のものであり、市販されて いるので、本発明の不可欠な特徴は絶縁された電荷蓄積 素子とそのプログラム可能性であることに留意された い場合、FGFETはフローティング・ゲートなしのF 40 い。本発明は、この必要不可欠な特徴を有する多種多様 なタイプの不揮発性メモリ・アレイまたはアーキテクチ +に組み込むことができるので、メモリ・アレイ回路に ついてはこれ以上説明しない。

【0046】不揮発性メモリ・セルは、様々な物理的プ ロセスによってプログラミングすることができる。不揮 発性メモリ・セルをプログラミングするのに必要な電荷 は、電荷蓄積素子の絶縁材内にまたはその絶縁材を通っ て注入しなければならない。不揮発性メモリ・セルをブ ログラミングする様々なメカニズムか可能であるが、メ ていると想定し、フローティング・ゲートがプログラミ 50 カニズムが異なると要件および特性も異なり、それによ 17 り設計者は他のメカニズムよりあるメカニズムを好むことになる場合もある。

【0047】フローティング・ゲート・デバイスで使用 する電子注入メカニズムの1つはファウラ・ノルトハイ ム・トンネル効果 (Fowler-Nordheim tunneling) であ り、これは電界支援電子トンネル・プロセスである。フ ローティング・ゲートがポリシリコンからなるものと想 定すると、フローティング・ゲート、絶縁材、チャネル によって形成されるポリシリコン/SiO./シリコン 構造の両端間に大きい電圧を印加したときに、エネルギ バリアが十分狭くなり、電子はシリコン伝導帯から 酸化ケイ素伝導帯ヘトンネルを掘ってバリアを通り抜け ることができる。ファウラ・ノルトハイム・トンネル効 果を使用するプログラミング動作中に酸化物を構切る1 OMV/cm程度の高い注入電界が必要になる。このよ うな高電界値に到達し、プログラミング中に必要な電圧 を制限するために、非常に薄いトンネル酸化物を使用す るが、たとえば、10 Vの電圧を印加すると、厚さ10 nm(ナノメートル)の酸化物を構切る。この電圧を削 減するために、トンネル酸化物をさらに薄くすることが 20 できるが 8 n mという厚さが良好な電荷保持挙動のた めに必要な下眼として認識されている。進い酸化物の他 の利点としては、チャネル長が短くなることと、読取り 動作電圧が低くなることを含む。しかし、良好な電荷保 持挙動を得るために必要な低い欠陥密度では、薄い酸化 物を成長させるのが難しい可能性がある。FGFETの プログラミングにファウラ・ノルトハイム・トンネル効 果を使用する際の主な欠点は、フローティング・ゲート に十分な電荷を蓄積するのに必要な期間が長いことであ る。ファウラ・ノルトハイム・トンネル効果の詳細につ 30 いては、1998年IFFF Press発行、William D. Brown および]oe E. Brever編集の Nonvolatile Semiconducto r Memory Technology: AComprehensive Guide to Under standing and Using NVSM Devicesを参照されたい。

【0048】図1に示すFGFET用の好ましいプログラミング・メカニズムはチャネル・ホット電子(CH シミング・メカニズムはチャネル・ホット電子(CH を注入するためのプロセスとしてはかなり急速なものである。ドレイン・ソース間・イヤスが大きい場合、チャネル内を達れる少数キャリヤは、 n型FGFETPの電 40 デであり、チャネルのドレイン側で検出される大きい電界によって加速される。これによりドレインでの衝撃イオン化が発生し、この簡摩イオン化によって発生した少数キャリキのほとんどがドレインで収集される。電子の一部は、それかSェリス・ルギー・バリアを乗り越えられるだけのナラなエネルギーを携得し、酸化物内に放出されるが、これによりホットキャリア注入コントロール・ゲート電流が発生する。

【0049】FGFETのコントロール・ゲート電流はコントロール・ゲートに実際に到達する電子からなり、

電子の一部はフローティング・ゲートで収集される。C HE注入の主な欠点は、その注入効率が低く、その結 果、その電力消費量が大きくなることである。有利な電 子注入のためには、固定バイアス条件のときに、高い差 直電界と高い水平電界を有することが望ましいが、これ らは競合する傾向のある条件である。FGFET内で は、チャネルに沿った水平電界はコントロール・ゲート 電圧が増加する場合に減少する傾向があり、垂直電界は コントロール・ゲート電圧が増加する場合に明らかに増 加する。このため、多数のホット電子を発生するために は、コントロール・ゲート電圧を低くし、ドレイン電圧 を高くすることが望ましい。しかし、電子注入と、フロ ーティング・ゲートでの収集のためには、コントロール ゲート電圧を高くし、ドレイン電圧を低くすることが 望ましい。1つの兼ね合いとして、コントロール・ゲー ト電圧とドレイン電圧をどちらも高い状態に保持する。 プログラミング電圧は通常、コントロール・ゲートまた はドレインのいずれかに印加される通常動作電圧よりか なり大きくなる。

【0050】FGFETメモリ・セルは不揮発性メモリ・セルと呼ばれるが、これはフローティング・ゲート内の電荷が本質的に安定し、不揮発性であるからである。対照的に、一般的なダイナミック・ランダム・アクセス・メモリ(DRAM)は揮発性半導体認取り書込みメモリであり、データを保持するその容量性メモリ・セルで電荷を保持するために定期的なリフレッシュを必要とする。

【0051】データ保持は、時間の経過につれてデータ を保持するデバイスの能力を示す環境的な尺度である。 これは、プログラム可能不揮発性メモリに関する重大な 信頼性パラメータである。高温動作労争データ保持ベー キングは、このパラメータに関する主要信頼性テストで ある。多くの市販メモリの典型的な最低パターン保持時 間は150℃10年間、125℃20年間であり、 ほとんどのデバイスの典型的な予想動作温度は-40℃ ~125℃である。

【0052】FGFETがデータを保持し損なう場合の 最も重要なメカニズムはファウラ・ノルトハイム・トン ネル効果である。フローティング・ゲート内に電子を登 賃することによりn型FGFETをプログラミングした 後、フローティング・ゲートトは重要な電位を有してお り、電子はトンネルを振ってフローティング・ゲートと チャネル間の純緑酸化物を通り抜ける。したがって、絶 緑銅峡のこの部分は、図1のトンネル頻帳122で示す ように、「トンネル酸代物」または「トンネル領域」と 呼ばれる。

[0053] フローティング・ゲートが電子を失うと、 蓄積した電子によって発生した電位は減少し、FGFE Tのしきい値電圧はその非プログラム式しきい値電圧に 50 シフトバックし始める。ある時点で、重大な電荷損失の あるプログラム式メモリ・セルでの読取り動作がオンに なり、相当な量のドレイン電流が引き出される。その場 合、このFGFETは非プログラム式FGFETのよう に見える。ビット値を記憶するためにこのFGFETが プログラミングされていると想定すると、電荷損失によ り間違ったビット値がメモリ・セルから読み取られるこ とになる。

【0054】次に図5ないし図10を参照すると、これ らのスプレッドシート・モデルおよびグラフは、従来の 寸法および幾何形状を有する不揮発性メモリ・セルの長 10 期間にわたるしきい値震圧保持特性を示している。ファ ウラ・ノルトハイム・トンネル効果は当技術分野で周知 のものであり、ファウラ・ノルトハイム方程式の計算を 1枚のスプレッドシート内で行えるほど広範囲にモデル 化されている。詳細については、Richard G. Forbesに よる「Use of a spreadsheet for Fowler-Nordheim equ ation calculations」(1999年3月/4月のJ. Va c. Sci. Technol.B - Microelectronics and Nanometer Structures 17(2)、534~541ページ)を参照さ わたしょ

【0055】トンネル酸化物の典型的な幅は一般に8~ 10ナノメートル (nm) である。図5は、80オング ストロームまたは8nmのトンネル酸化物厚さを含む、 フローティング・ゲートFET用の一般的なバラメータ ・セットを示し、図6は、定期的に1年間隔で30年と いう期間にわたるフローティング・ゲートFETのしき い値電圧のグラフを示している。図6に示すように、時 間の経過につれてしきい値電圧がゆっくり低下するだけ でなく、時間の経過につれて変化率も減少する。

mのトンネル酸化物厚さを含む。フローティング・ゲー トFET用の一般的なパラメータ・セットを示してい る。図8は、32年という期間にわたるフローティング ゲートFETのしきい値電圧のグラフを示している。 図9は、85オングストロームまたは8.5nmのトン ネル酸化物厚さを含む、フローティング・ゲートFET 用の一般的なパラメータ・セットを示している。図10 は、32年という期間にわたるフローティング・ゲート FETのしきい値電圧のグラフを示している。

【0057】図8および図10のいずれでも、X軸に沿 40 った秒数は各間隔ごとに指数関数的に増加し、それによ り、短期間および長期間の両方におけるしきい値電圧の 低下を見通すことができる。図8 および図10 に示すよ うに、フローティング・ゲートはその電荷を非常によく 保持し、少なくともプログラミング動作の1年後まで電 荷は大幅に消失し始めることはなく、しきい値電圧は3 2年の期間にわたって数パーセントしか減少していな Ų١,

【0058】典型的なフローティング・ゲートFETの 動作に関するとの背景説明により、本発明の第1の実施 50 スタのしきい値電圧より上であるか下であるかを判定す

形態がフローティング・ゲートFETなどの電荷蓄積素 子を含む不揮発性メモリ・セルを改変してタイム・セル という測時装置の基本形式を構築する方法の説明に転向 する。

【0059】本発明のこの実施形態では、不揮発性メモ リ・セルがその電荷を失う割合は放電ブロセスが有用に たろように選択または構築できるという新規の所見を示 す。との新規の所見を使用すると、改変不振発性メモリ セルを本明細書で「タイム・セル」と呼ぶ測時装置と して設計することができ、経過期間を決定できるように

その状態の観測が可能になる。タイム・セル内の電荷蓄 積素子の周りの絶縁材とその初期条件を操作することに より、タイム・セルが既知の経過期間を測定できるよう に放電プロセスの割台を制御することができる。

【0060】一般に、絶縁材の寸法および物理的性質に より、電子がファウラ・ノルトハイム・トンネル効果に よってトンネルを掘って電化蓄積素子から絶縁材を通り 抜ける能力が制御される。特定のタイプの絶縁材を使用 すると想定すると、ファウラ・ノルトハイム・トンネル 20 効果を経験する電子の数を増加するために、その厚さな ど、絶縁材の物理的寸法または幾何形状を低減し、それ により、電荷蓄積素子をより急速に放電させることがで きる.

【0061】より具体的には、前述のフローティング・ ゲートFETでは、トンネル酸化物の厚さにより、電子 がファウラ・ノルトハイム・トンネル効果によってトン ネルを掘ってフローティング・ゲートからトンネル酸化 物を通り抜ける能力が制御される。とのため、形式の点 でフローティング・ゲートFETと同様のタイム・セル 【0056】図7は、80オングストロームまたは8n 30 を作成する方法の1つは、ファウラ・ノルトハイム・ト ンネル効果を経験する電子の数を増加するために、プロ ーティング・ゲートFETのトンネル酸化物厚さを低減 し、それにより、より急速に放電するようFGFETの フローティング・ゲートを誘導する。

> 【0062】必要な要件を備えたタイム・セルを構築す ると、そのタイムセルは以下のように測時装置として動 作する。初めに、所定の放電率を有するタイム・セルを プログラミングする。タイム・セルがその電荷を失うに つれて、そのしきい値電圧がシフトし、それによりその 動作特性が変化する。

【0063】不揮発性メモリ・セルのデータ値またはビ ット値を読み取るために、不揮発性メモリ・セルで読取 り動作を実行するのと同様に、タイム・セルで読取り動 作を実行することができる。しかし、タイム・セルの場 台、タイム・セルの「経過時間値」を読み取るために読 取り動作を実行する。

【0064】読取り動作の電圧によってタイム・セルの トランジスタがオンになっているかどうかを観測するこ とにより、読取り動作の電圧がタイム・セルのトランジ

ることができる。この動作により、タイム・セル内の電 荷蓄精素子の電位とその保持静電荷を開接的に観測する ことができる。電荷蓄積素子が特定の電位に到達するの に十分な電荷を失う前に経過すべき時間の量を把握する ことにより、または換言すれば、電荷蓄積素子を含むト ランジスタが特定のしきい値電圧に到達する前に経過す べき時間の量を把握することにより、読取り動作は、所 定の期間が経過したかどうかを判定することができる。 【0065】次に図11を参照すると、同図は、そのブ ログラム式フローティング・ゲートがその電荷を失うと 10 きのn型フローティング・ゲート電界効果トランジスタ のしさい値電圧の変化を示す、1組のしきい値電圧応答 グラフを示している。ドレインはソースに対して正のバ イアスがかけられていると想定し、フローティング・ゲ ートかプログラミング動作中に電荷を受け取った後に、 コントロール・ゲートでの電圧がFGFETのしきい値 電圧より小さくなると、電流がドレインを通って流れな くなる。このため、FGFETを含むタイム・セルに記 憶された経過時間値を読み取るためのメモリ動作中に、 不揮発性メモリ・セルの読取り動作と同様のメモリ動作 20 でコントロール・ゲートでの読取り動作電圧がしきい値 電圧より小さくなると、フローティング・ゲートが十分 大きい量の電荷を保持していて、読取り動作中にFGF ETがオンになるのを防止することが正しく判定され

【0066】時間の経過につれて、フローティング・ゲ ートがその電荷を失うと、トランジスタをオンにするの に必要なコントロール・ゲート電圧がますます小さくな るようにFGFETのしきい値電圧がシフトする。読取 が、これもフローティング・ゲートの電位が特定の値ま で低下したことを示している。フローティング・ゲート の放置関数を把握することにより、タイム・セルでの読 取り動作によって、所定の期間が経過したかどうかを判 定することができる。所定の期間が経過した後、フロー ティング・ゲートは実質放電状態に到達していると見な すことができる。

る..

【0067】次に図12ないし図17を参照すると、こ れらのスプレッドシート・モデルおよびグラフは、トン ネル酸化物が薄くなっているタイム・セル内のn型フロ 40 ーティング・ゲート電界効果トランシスタのしきい値電 圧保持特性を示している。

【0068】FGFET内のトンネル酸化物の典型的な 幅は一般に8 n m~10 n m である。図12は、65オ ングストロームまたは6、5 n m の薄いトンネル酸化物 を備えたフローティング・ゲートFET用のパラメータ ・セットを示している。図13は、定期的に2週間間隔 で15カ月という期間にわたるフローティング・ゲート FETのしきい値電圧のグラフを示している。図13に 示すように、時間の経過につれてしきい値電圧が低下す 50 量が多くなるとフローティング・ゲートはより高い初期

るだけでなく、時間の経過につれて変化率も減少する。 図8および図10に示すグラフとは対略的に、図13に 示すしきい値電圧は1カ月または2592000秒以内 に大幅に低下している。図6に示すグラフとは対認的 に、図13に示すしきい値電圧はかなり急速に低下して

【0069】図14は、65オングストロームまたは 6.5 nmの薄いトンネル酸化物を備えたフローティン グ・ゲートFET用のバラメータ・セットを示し、図1 5は、16カ月という期間にわたるこのフローティング ゲートFETのしきい値電圧のグラフを示している。 図16は、60オングストロームまたは6ヵmの薄いト ンネル酸化物を備えたフローティング、ゲートFET用 のパラメータ・セットを示し、図17は、16カ月とい う期間にわたるこのフローティング・ゲートFETのし きい値電圧のグラフを示している。

【0070】図15 および図17のいずれでも、X軸に 沿った秒数は各間隔でとに指数関数的に増加し、不均一 な間隔が1つずつ正確に1週間の経過時間間隔で配置さ れている。この指数関数増加時間軸により、短期間およ び長期間の両方におけるしきい値電圧の低下を見通すこ とができる。グラフに示すように、その消失関数が図1 5および図17に示されているフローティング・ゲート は、その消失関数が図8および図10に示されているフ ローティング・ゲートほど、その電荷を十分保持してい ない。しきい値電圧は、図15のグラフでは約18時間 後に大幅に低下し始め、図17のグラフでは約4時間後 に大幅に低下し始めることが分かるだろう。

【0071】グラフに示すように、フローティング・ゲ り動作電圧は何らかの時点でトランジスタをオンにする 30 ートはその電荷を比較的急速に失うよう構築することが でき、その期間は、タイム・セルを測時装置として使用 するアプリケーションに応じて選択することができる。 そのアプリケーションが特定の時間範囲内にしきい値電 圧の正確な解明を必要とする場合。その期間中に有意な 傾きを有するように消失または放電関数を調整すること ができ、必要な特定の物理的寸法でタイム・セルを構築 することができる。たとえば、数パーセント、すなわ ち、数時間の精度で1週間の期間を正確に測定したい場 台、図17に示すものと同様に相当な電荷を失い始める 電荷蓄積素子を備えたタイム・セルを使用することにな るだろう。明らかに、多くの電子装置の場合のように、 可能な限り高い精度でタイム・セルが作成されることを 保証するためには、デバイスの製造中の各ステップに相 当な労力を加える必要がある可能性がある。

【0072】また、トンネル領域の寸法を操作すること に加え、経過期間におけるタイム・セルの動作特性がタ イム・セルの初期条件によって決まることにも留意され たい。たとえば、フローティング・ゲートに蓄積された 初期電荷量によってその初期電位が設定され、蓄積電荷 電位を有することになる。その場合、タイム・セル内の FGFETのしきい値電圧はより大きい値から始まると とになり、それにより、タイム・セルはより長い期間を 監視できるようになり、監視期間全体にわたってしきい 値電圧を上昇させることになる。

23

【0073】このタイプの変動性は、図13、図15、 図17に示すグラフのしきい値電圧曲線が種々の値から 始まる可能性があることに示されている。フローティン グ・ゲート内の初期電荷の量が多くなると、初期しきい 値電圧が高くなる。その結果、初期しきい値電圧が高く 10 なると、各時間間隔のしきい値電圧値が高くなる。ある 見地から見ると、このしきい値電圧曲線は、初期電荷が 増加するにつれて右方向にシフトするものと見なすこと ができる。このため、フローティング・ゲートが適切な 初期静電荷量で初期設定されるように、またはそれと同 等に、しきい値電圧が適切な初期値から始まるようにブ ログラミング動作を実行することも重要である。

【0074】タイム・セルの初期開始条件が所望のもの である場合、可変長の時間の間、フローティング・ゲー ーティング・ゲートにより多くの電荷を蓄積するため に、より長い期間の間、プログラミング動作を実行す る。種々の方法を使用して、所与のタイム・セル構成に ついて特定の長さのプログラミング時間を決定すること ができる。

【0075】たとえば、1組のタイム・セルからなるテ スト・セットでの1組のプログラミング動作の直後に、 そのテスト、セット用の1組のフローティング・ゲート の電位を測定する。プログラミング動作の長さを変動さ せることにより、フローティング・ゲートの電位が変動 30 し、測定電位を所望のしきい値電圧応答曲線に相関させ ることができる。

【0076】好ましくは、所与のタイム・セル設計また はサイズに必要なプログラミング時間長は、1組のタイ ム・セルからなるテスト・セットを充電することにより 経験的に見つけることができる。この1組のタイム・セ ル内の各タイム・セルはそれぞれ異なる長さの時間の 間、充電されることになる。次に各タイム・セルは、あ る期間にわたってそのしきい値電圧が変化するかどうか 監視されることになる。その場合、初期プログラミング 40 時間をしきい値電圧消失応答に相関させることができ、 との情報は後で使用するために記憶されることになる。 【0077】明らかに、タイム・セルの物理的性質は、 タイム・セルの製造後に変更することはできない。しか し、その動作挙動がその仕様に関して正しくモデル化さ れていると仮定して、所与の仕様に応じてタイム・セル を製造することができる。その場合、テスト手順によ り、製造したデバイスの許容差を決定する。この経験的 情報により、特定の寸法または物理的特性を備えたタイ

変動する期間の範囲を監視することができる。

【0078】 このようなタイプの経験的値または仕様を 含むデータ・シートまたはデータ・ブックは電子技術分 野で周知のものである。プログラミング・プロセスまた はプログラミング装置も標準化されると想定すると、所 与のタイプのタイム・セルの場合、製造業者のデータ・ ブックは、プログラミング時間と、それに相関する期間 および許容差を記憶することができるので、ユーザは所 望の期間を監視するための所与のタイプのタイム・セル を使用することができる。

【0079】本発明の範囲に影響せずに、適切なプログ ラミング・バラメータを決定するための他の方法を使用 することもできる。

【0080】前述のように、フローティング・ゲートの 2 通りの動作状態は2 進論理をサポートする。タイム・ セルを含む論理回路は、FETのどちらの動作状態が2 進「1」または2進「0」を示すかに関する規則を有す ることになる。通常動作では、タイム・セルでの読取り 動作により、そのタイム・セルが論理「1」を含むかま トをプログラミングすることができる。たとえば、フロ 20 たは論理「0」を含むかに関する2進判定を行うことが できる。それがプログラミングされてから所定の期間内 にそのトランジスタのしきい値電圧を所定の値まで低減 するよう設計されたタイム・セルを使用すると、読取り 動作により、所定の期間が経過したかどうかを判定する ことができる。所定の期間が経過した後、タイム・セル 内の静電荷は実質的に放電されており、タイム・セルは もはや時間の経過を有用に測定せず、特定の時間尺度が 経過したことを示すだけである。2進論理に関するこの 例を引き続き説明すると、プログラム式タイム・セルは 論理「1+を表すと想定することができる。特定のタイ ム・セルをプログラミングした後 そのプログラム式タ イム・セルでの読取り動作によって論理「1」が返され る。その所定の期間が経過した後、タイム・セルはその 電荷をすでに失っており、タイム・セルはもはやプログ ラム式には見えなくなり、その後、タイム・セルでの読 取り動作によって論理「0」が返される。このため、プ ログラム式タイム・セル用の期間の満了は、タイム・セ ルでの読取り動作によって論理「0」が返されたときに、 経過したと判定することができる。より簡単に説明する と、タイム・セルは、それがプログラミングされた後の 何らかの時点で論理「0」を含む場合に「すでに満了し ている」。タイム・セルが満了しているかどうかという 2進判定は、このタイプのタイム・セルを「2進タイム セル」と呼ぶための基礎になる。「アナログ・タイム ・セル」の説明については、本発明の他の実施形態に関 速して以下に詳述する。

【0081】2進タイム・セル内のトランジスタでの読 取り動作は、適正に考慮されず適切に補償されない場合 に読取り動作によって不確定結果が発生する可能性があ ム・セルを使用して、そのプログラミング動作によって 50 る期間中に行うことができることに留意されたい。その トランジスタの現行しきい値電圧がその所定の値にほと んど到達したとき、すなわち、読取り動作によってその トランジスタがほぼオンになると思われるときに読取り 動作を実行した場合、不確定結果が発生する可能性があ る。補償するために、適切な回路をタイム・セル内に構 築して、確定結果が発生するよう保証することができ、 それにより、2進タイム・セルの所定の期間が経過した 場合のみ、出力として論理「1」または「0」が発生す る。このタイプの補償は、監視期間にわずかな量の不正

【0082】本発明の上記の説明ではFGFETのフロ ーティング・ゲートとチャネルの間の絶縁節域。 すなわ ち、トンネル酸化物を薄くすることに注目してきたが、 タイム・セル内の構造および要素、その物理的特性、幾 何形状などに応じてタイム、セルの他の領域で所望のト ンネル効果を達成できることに留意されたい。換言すれ ば、他の要件および条件を考慮すると、タイム・セルの 他の領域内で放電プロセスが行われることが望ましい場 合もある。

確さのみをもたらすはずである。

する特定のタイプの不揮発性メモリ・セルは図1に示さ れていない消去ゲートまたはその他の要素を含む可能性 があり、良好な動作特性を維持するために、フローティ ング・ゲートとチャネルの間の絶縁層の厚さが引き続き 8 n m以上でなければならないと判断されているが、と れはフローティング・ゲートの所望の放電率をもたらす ものではない。実際に、6カ月という所望の時間測定期 間の間、この絶縁層を通るトンネル効果はほとんど無視 できるものである。しかし、この他の領域が同様の動作 上の制約を持っていない場合にフローティング・ゲート 30 とセル内の他の領域との間の薄くした絶縁材を通るトン ネル効果を可能にすることにより、所望の放電率を達成 することは可能である可能性がある。別法として、製作 またはその他の考慮事項に基づいて、フローティング・ ゲートとチャネルとの間の絶縁層について典型的な厚さ を使用し続けることが望ましい場合もある。しかし、特 別な要素、構造、または領域がフローティング・ゲート に隣接し、トンネル効果の大部分が「主要トンネル領 域」というこの特別な専用領域を通って行われるように することができる。この場合、その動作特性、すなわ ち、その放電率がそのモデル挙動に密接に近づくよう に、主要トンネル領域の製作を制御することに余分な処 理または精度を集中させることができる。

【0084】本発明のこの実施形態に使用するタイム・ セルは、当技術分野で周知の通り、タイム・セルを消去 できるようにする消去ゲートなどの消去要素を含むこと ができる。電荷蓄積素子をプログラミングした後の任意 の時点でタイム・セルを消去すると、電荷蓄積素子から その保持静電荷のほとんどまたは全部が除去される。一 般に消去は、電界蓄積素子をプログラミングするために 50 つけることは適切なことである。

使用した電界と反対の電界を印加することにより行われ 3.

【0085】消去要素は、測時装置としてのタイム・セ ルの反復使用を可能にするという利点をもたらす。タイ ム・セルは、消去した後、再プログラミングすることが でき、それにより、他の期間測定が可能になる。

【0086】しかし、消去要素には欠点がある。タイム ・セルを消去した後、電荷蓄積素子内の低電位の差が長 期間にわたる漏れによって発生したものかまたは消去に 10 よるものかを制定することが不可能になる可能性があ

る。このため、消去要素の使用は、電荷蓄積素子がその 電荷を大幅に失ったのかまたはそれが単に消去されただ けなのかを追跡または判定するという管理上の負担をも たらす。そのうえ、タイム・セルの反復使用によってそ の動作特性が変化する可能性がある。複数のプログラミ ング消去サイクルによって電荷蓄積素子の漏れ率が変化 する可能性があり、それにより、期間を決定する方法が 不正確になる。

【0087】しかし、消去要素の存在によってタイム・ 【0083】たとえば、このタイム・セルの基礎を形成 20 セルを様々な測時アプリケーションに使用できるように なることは、利点の1つである。しかし、このような利 点および欠点は、消去要素をタイム・セルに組み込むこ とを決定する際に熟考しなければならない。

> 【0088】本発明のこの実施形態は、従来技術で既知 であり十分確立された電荷蓄積素子を含む不揮発性メモ リ・セルの様々な構造、プログラミング動作、読取り動 作、消去動作に依拠していることに留意されたい。しか し、従来技術では測時装置としての不揮発性メモリ・セ ルの使い方を教示していない。そのうえ、従来技術で

は、不揮発性メモリ・セル内の電荷蓄積素子からの電荷 漏れを有害で厄介なことと見なしており、むしろ、従来 技術では、電荷漏れは同避しなければならず、潜在的に 排除しなければならないと数示していた。本発明では、 それが有用になるような方法で電荷漏れ率を選択できる という新規の所見を示す。この新規の所見を使用する と、不揮発性メモリ・セル内の電荷蓄積素子は、経過期 間を決定できるようにその動作の測定を可能にする測時 装置として設計することができる。特にこの実施形態で は、前述のように、それを通って保持電荷が漏れる絶縁 40 材の機械形状および物理的性質は、漏れ率を制御するよ うに選択される。

【0089】静電荷を蓄積する本発明の装置と従来技術 の装置との相違点

本発明の大まかな概要を示す静電砂時計として本発明を 説明し、不揮発性メモリ・セルを測時装置として使用す る一実施形態でも本発明を説明し、それにより、本発明 の一例を示してきた。この時点で本発明の上記の説明を 考慮し、本発明の新規性を強調するために、本発明の装 習と静電荷を使用する一部の従来技術の装置との区別を

27

【0090】静電荷を使用し研究するための従来技術の 装置は多数存在したが、そのうちの一部は歴史的に興味 深いだけである。たとえば、ライデン瓶はキャパシタま たは「電気コンデンサ」の初期の形式であり、ガラス瓶 の内側および外側をアルミニウム箔またはスズ箔などの 金属層でコーティングすることによって形成されている が、初期のバージョンは内部に金箔または水溶液を含ん でいた。黄銅ロッドがその瓶の絶縁ストッパを刺し、黄 銅ロッドはチェーンによって金属の内部層に接続され る。黄銅ロッドを電気装置に接触させることによりその 10 紙に静電荷を蓄積することができ、2つの金属層が導体

によって互いに接続されると放電が行われる。 【0091】も51つの静電計器は検電器であり、とれ は計器内の帯電体間で発揮される機械力によって電荷を 検出する。ライデン瓶と同様のバージョンでは、金属で コーティングされたガラス瓶の絶縁ストッパを刺す金属 ロッドから2つの金箔片が吊り下げられている。 検電器 が帯電すると、金箔片内の電荷によって金箔片が互いに 反発するにつれて金箔片はばらばらに広がり、金箔片間 の角度は受け取った電荷に比例する。現在、様々なタイ 20 プの最新検電器が静電荷を測定するための計器として使 用されている

【0092】今日のキャパシタはあるクラスの静電記憶 装置であり、それに関して従来技術では、静電気を放電 する作用は時間的に意味のあるプロセスであることを認 識している。単純なキャパシタは通常、導電性材料たと えば金属で作られ、非導電材料(誘電体)たとえば空 気、セラミック、ガラスなどによって分離された2枚の ブレートから構成される。キャバシタ・プレートに重位 が印加された場合、そのプレートは、一方は正に、もう 一方は負に、容量性の帯電状態になる。次に外部から印 加された電圧がキャパシタの導電接点から除去された場 合、キャパシタ・プレートは帯電状態のままになり、電 荷は2枚のプレート間の電位を維持する。このデバイス が電荷(キャパシタンス)を蓄積する能力は、プレート の面積を大きくするか、その分離を小さくするか、また は誘電体として使用する物質を変化させることによって 増加することができる。

【0093】キャパシタはエネルギーを蓄積することが でき、キャパシタと直列に配置された抵抗器はそれが充 40 電または放電する速度を制御することになり、それによ って指数関数でモデル化できる特徴的な時間依存性が生 まれる。この時間依存性を記述する重大なパラメータは 「時定数」RCである。直列回路の時定数またはRC積 は、キャパシタの両胆管の電圧が変化可能な速度を決定 する。産業界では、抵抗器とキャパシタを結合する回路 は、タイミング回路、信号発生器、電気信号の整形とフ ィルタ、様々な電子機器で使用できるので、重要なもの である。しかし、非常に大きいキャパシタを非常に大き

28 バシタの放電時間は一般に非常に短く、通常はミリ移程 度であるが、ととによると数時間になる。

【0094】上記の従来技術の装置を充電または放電す るために、一般に装置と他の材料との導電接触が必要で ある。たとえば、第2の帯電状態の物体でそれに接近す ることにより検電器またはキャパシタを容量性の帯電状 態にすることができ、それにより、屋外または自由空間 により検電器またはキャバシタ内で電荷の分離を誘導す る。しかし、検電器またはキャパシタでは、接近する物 体の斥力により検電器またはキャバシタ内のある量の電 荷を恒久的に置換するために、他の材料との導電接触を 必要とする。

【0095】本発明の電荷蓄積素子の充電プロセスは、 検電器またはキャバシタの充電プロセスとは異なる。本 発明では、導電接触なしに電荷が絶縁材を通って電荷蓄 積素子の内部媒体に運ばれる。絶縁材は、受領プロセス と放電プロセスの両方で内部媒体に蓄積される電荷の量 の変化に対する重要なバリアとして作用し、それによ り、完全なバリアにならずに内部媒体内の電荷の量を保

護する。内部媒体との導電接触は一切不要である。

【0096】自由空間、屋外、または非導電材料による 急速放電を引き起こすことにより、帯電した検電器また は帯電したキャパシタは他の材料との導電接触なしに放 電することができる。その場合、通常、電気放電は、帯 電物体と他の物体との間の電位が非常に大きくなるよう に2つの物体間のギャップを狭くすることによって行わ れ、その時点で電荷がギャップを飛び越えるか絶縁材が 絶縁破壊を経験する。

【0097】あまり重要ではない一見地から見ると、ト 記の検電器またはキャバシタと本発明はどちらも、その 幅など、絶縁材の寸法を変化させることによって電気放 電を制御することができる。しかし、従来技術では、通 常、蓄積した静電荷は、他の装置に対する間接効果につ いて研究されるか、または何らかのタイプの意味のある 作業を行うために使用するエネルギー貯蔵庫と見なされ ていた。従来技術では、静電砂時計として理解できる本 発明と砂時計との類似点の項で前述したように、蓄積し た静電荷は計時物質として使用できることを認識してい

【0098】そのうえ、従来技術では、放電プロセス自 体がほとんどの静電記憶装置によって時間的に意味のあ るものであることを認識していない。キャバシタの場 台、従来技術では、その放電率が時間的に意味のあると とを認識しているが、 キャパシタは完全に絶縁されてい るわけではなく、導電接触の使用によってのみ動作す る。そのうえ、放電プロセスはキャパシタが導電接触す る他の電気または電子コンボーネントに電力供給するの で、キャバシタを伴う測時的に実用的なアプリケーショ ンだけが有用である。実際に、キャパシタは通常、何ら い抵抗またはインビーダンスと結合した場合でも、キャ 50 かのタイプの電気タイム・ベースを達成するために充電 プロセスと放電プロセスを循環するように使用する。通 常、緩和発振器または緩和発生器と呼ばれ、抵抗器によ りキャパシタまたはコイルを充電または放電する時間に よって、基本周波数を発生することができる。このた め、キャパシタは、どの測時アプリケーションについて も比較的大量のエネルギーを放散するので連続電源を必 要とし、これが本発明の動機付け要因をもたらし、電子 測時装層が時間を測定し続ける間に電源を解消すること ができる。

29

【0099】キャパシタとは対照的に、本発明は、時間 10 的に意味のあるプロセスとして放電プロセス自体を使用 できるように、ある期間の経過につれて絶縁された電荷 蓄積素子から静電荷が放電される放電プロセスに依拠し ている。本発明が時間測定を実施する方法により、潜在 的に長い期間にわたる一般的な日常活動が可能になる。 【0100】測時装置としての絶縁された電荷蓄積素子 次に図18を参昭すると、このブロック図は、本発明の 一事施形態による測時装置として使用可能な絶縁された 電荷蓄積素子を示している。システム200は、測定期 間の開始時に測時装置を初期設定し、初期設定以降の経 20 過期間を決定するために必要な支持要素、構造、または 装置を提供する。

【0101】プログラミング・ユニット202は、その 動作のために電源A 204から電力を引き出す。プロ グラミング・ユニット202はプログラミング要求信号 206を受け取り、との信号は電荷蓄積素子を初期設定 するようプログラミング・ユニット202に指示し、そ の後、電荷発生器208は充電プロセス210を使用し て、電荷蓄積素子の絶縁材内に電荷を向けるかまたは注 入する。

【0102】前記の通り、本発明では電荷蓄積素子を充 電するための様々なプログラミング・メカニズムおよび プログラミング時間を使用することができるが、その選 択は、絶縁材のサイズと組成、電荷蓄積素子の幾何形状 などのいくつかの要因に依存する。たとえば、電荷蓄積 素子がFGFET内のフローティング・ゲートとして実 施される場合、充電プロセスはチャネル・ホット電子注 入によって実施することができる。電荷蓄積素子を含む 他のトランジスタ構成の場合には、他の電荷注入メカニ ズムが適切である場合もある。まったく異なる実施例に 40 おいてトランジスタ内に含まれない電荷蓄積素子を含む 場合、特に電荷蓄積素子の絶縁材が自由空間を含む場 合、プログラミング・メカニズムは、内部媒体をイオン 化可能な電子ビームまたはレーザ・ビームなどのまった く異なる充電プロセスを含む可能性がある。

【0103】プログラミング・ユニット202は、プロ グラミング動作が成功したかどうかをプログラミング・ リクエスタに示す、任意選択の状況信号212を供給す ることができる。このようにして、プログラミング・ユ

として、プログラミング・ユニットは、エラー検出時の み状況信号を発生することにより、非同期的に動作する こともできる。プログラミング・ユニットと通信するた めの様々なメカニズムは、当業者にとって明らかなはず である。

30

【0104】電荷蓄積素子の絶縁材は電荷に対する完全 なバリアをもたらすものではない。電荷蓄積素子222 の内部媒体224は絶縁材220を通して電荷を受け取 り、それにより システム200内の他のコンポーネン トに対する初期電位を電荷蓄積素子222に与える。内 部媒体に蓄積された静電荷は、静電放電プロセス2.2.6 によって絶縁材220を通して直ちに放電し始める。 【0105】時間検出ユニット230は、その動作のた

めに電源B 232から電力を引き出す。別法として、 単一電源で必要なすべての電力をシステム200に供給 することもできる。

【0106】電荷蓄積素子222かプログラミングされ た後の所与の時点で、時間検出ユニット2.2.0 は時間測 定要求信号234を受け取る。時間検出ユニット230 内の静電検出器236は、直接的または間接的に、電界 228を通る電荷蓄積素子222の残留電位の値を決定 し、それは電位/時間変換器238によって経過時間値 または経過時間表示に変換される。次に経過時間信号2 40は、電荷蓄積素子の観測を要求した装置に送られ る。経過時間表示は、タイムスタンプ、複数の時間単位 として経過時間を指定するデータ値、経過時間が所定の 期間より長いかどうかを指定する2進表示など、様々な 形式を有するととができる。

【0107】システム200は、複数の装置として実施 30 することができる。プログラミング・ユニットは、その プログラミング動作中に電荷蓄積素子を含む装置に物理 的に結合することができ、その後、ブログラミング・ユ ニットは切り離される。その後のある時点で、時間測定 ユニットは、その経過時間測定中に電荷蓄積素子を含む 装置に物理的に結合することができ、その後、時間測定 ユニットは切り離される。この複数装置複数動作環境 は、外部から電力供給を受ける単純なスマート・カー ド、PCMCIAカード、その他の物理的なものまたは 製品など、携帯用装置に電荷蓄積素子が存在するような アプリケーションで発生する可能性がある。しかし、前 記の通り、本発明の測時装置は、測時装置が埋め込まれ る製品など、そのアプリケーションに応じて様々な形式 で実施することができる。

【0108】次に図19ないし図20を参照すると、こ の流れ図は、本発明による測時装置を使用するコンピュ ータまたは電子装置内で実行可能な単純なプロセスを示 している。図19ないし図20に示すプロセスは、デー タ処理システム内のコンピュータ状のハードウェアまた はソフトウェアによって実行することができる。図19 ニット202を同期的に動作させることができる。別法 50 の電荷蓄積素子を初期設定するためのプロセスは、プロ

グラミング・ユニットにプログラミング要求を送る(ス テップ252)によって始まる。任意選択で、プログラ ミング・プロセスが完了した後、プログラミング・ユニ ットから状況信号を受け取る(ステップ254)。これ でプロセスは完了し、要求側論理は他の動作を実行する ことができる。

【0109】図20の経過期間の値または観測結果を入 手するためのプロセスは、時間検出ユニットに時間測定 要求を送る(ステップ262)によって始まる。次に時 間検出ユニットから経過時間値を受け取る(ステップ2 10 れぞれ異なる可能性もある。別法として、各タイム・セ 64) とれでプロセスは完了し、要求側論理は他の助 作を実行することができる。プログラミング・ユニット および時間検出ユニットからデータを送受するための様 々な方法は、当業者にとって明らかなはずである。たと えば、ユニットがアドレス可能なメモリである場合、プ ログラミング要求と時間測定要求は単純なメモリ書込み コマンドによって送ることができる。

【0110】測時装置として使用可能な1組または複数 組の2進タイム・セル

本発明の第3の実施形態は、単一タイム・セルではな く、1組のタイム・セルを測時装置として使用すること によって第1の実施形態を拡張するものである。第1の 実施形態では、それがプログラミングされた後の所定の 期間内にそのトランジスタのしきい値電圧を所定の値ま で低減するよう設計されたタイム・セルで読取り動作が 実行され、この読取り動作により、タイム・セルの現行 状態から所定の期間が経過したかどうかを判定すること ができる。

【0111】第3の実施形態では、1組のタイム・セル で1組の読取り動作が実行され、その1組に含まれる各 30 て、各FGFETのしきい値電圧は固有の様式で減少す タイム・セルはそれがプログラミングされた後の所定の 期間内にそのトランジスタのしきい値電圧を所定の値ま で低減するよう設計されている。換言すれば、その1組 のタイム・セル内の各タイム・セルは、その1組に含ま れる他のタイム・セルとは異なる放電関数を所有する。 その1組に含まれる各タイム・セルは、他のタイム・セ ルとは異なる期間にわたって異なる減衰を示す。各タイ ム・セルの電荷蓄積素子内の保持静電気の量は、各タイ ム・セルで読取り動作を実行し、各タイム・セルの関連 れる。この読取り動作により、タイム・セルの現行状態 から名タイム・セルの所定の期間が経過したかどうかを 判定することができ、それにより、複数の期間に関する 細分性が得られる。

【0112】各タイム・セルがフローティング・ゲート FETを含む装置では、各FGFET内のトンネル酸化 物の厚さは、1組のタイム・セル間で固有のものにする ことができる。その場合、各タイム・セルは、固有のプ ロファイルの電子トンネル効果を経験し、各フローティ ング・ゲートに異なる電荷消失関数を与えることにな

る。各フローティング・ゲートの保持電荷が減少するに つれて、各FGFETのしきい値電圧は固有の速度で減 少することになる。

【0113】各タイム・セルを問じように構築する必要 がないことに留意されたい。たとえば、1組のタイム・ セル内の各タイム・セルのトランジスタは別々のタイプ のトランジスタにすることができる。そのうえ、1組の メモリ、セル内のトランジスタが同じタイプのトランジ スタである場合、各トランジスタ内のトンネル領域がそ ルは、トランジスタ以外の他のタイプの常篇叢稿素子を 含むことができる。

【0114】1組のタイム・セル全体では 各タイム・

セルの初期条件が変化するので、放電関数もそれぞれ異

なる可能性がある。たとえば、種々の長さの時間につい て1組の同一のタイム・セルをプログラミングすること ができ、それにより、各タイム・セルにそれぞれ異なる 初期量の電荷と、短期間または長期間を測定するための それぞれ異なる能力を提供するが、各タイプのタイム・ 20 セルはそれぞれ異なるように構築することができ、種々 のプログラミング制間を有することもできる。引き続き この例について説明すると、1組のタイム・セル内の各 タイム・セルがほぼ同一のフローティング・ゲートFE Tを含む装置では、各FGFETのプログラミング期間 は、その1組のタイム・セル間で固有のものにすること ができる。その場合、各タイム・セルは、固有のプロフ ァイルの電子トンネル効果を経験し、各フローティング ゲートに異なる電荷消失関数を与えることになる。各 フローティング・ゲートの保持電荷が減少するにつれ

【0】15】上記の本発明の第2の実施形態には複数放 電関数の概念も適用可能であることに留意されたい。た とえば、複数の絶縁された電荷蓄積素子は、種々の方法 で充電し放電することができる。

ることになる。

【0116】次に図21を参照すると、このブロック図 は、本発明の第3の実施形態による1組のタイム・セル を示している。図21は、各タイム・セルが固有の期間 を測定するように構築された16個のタイム・セル30 期間が経過したかどうかを判定することによって観測さ 40 1~316からなるセットを示している。たとえば、こ れらのタイム・セルは、トンネル領域またはプログラミ ング期間を変化させて、不揮発メモリ・セルに関して前 述した方法で構築することができる。

> 【0117】タイム・セルは様々なサイスのM×Nのア レイとして配置することができ、タイム・セル・アレイ は様々な周知のメモリ・アーキテクチャにより構築する ことができる。前述の通り、タイム・セルの読取り動作 は不揮発性メモリ・セルの読取り動作と同様であり、タ イム・セル・アレイの動作は不揮発性メモリの動作と非 50 常によく似ている場合もある。したがって、たとえば、

8個のタイム・セルが単一動作で初期設定されるかまた は読み取られるようなバイト状のユニットでタイム・セ ルが動作するように、タイム・セルを配置することもで きる。図示または説明したタイム・セル・アレイは、複 数のタイム・セルを配置可能な方法について本発明を制 限するものとして解釈してはならない。

33

【0118】前述のように、各個別タイム・セルの具体 的な幾何形状、寸法、または物理的特性は、装置が製造 されたときに選択される。しかし、所与のタイム・セル によって測定される期間は、可変量の静電荷をタイム・ 10 が読み取られると想定することもできる。0xFFFF セルに蓄積することにより、特定の範囲内で調整するこ 上ができる.

【0119】タイム・セル・インタフェース・ユニット 320は、タイム・セル310~316をアドレス指定 するために必要な単純な回路を提供する。タイム・セル ・インタフェース・ユニット320は、1つまたは複数 のタイム・セルを初期設定することを示す。プログラミ ング要求処理ユニット322からの信号に応答する。プ ログラミング要求処理ユニット322は、データ処理シ 4に応答する。

【0120】タイム・セル・インタフェース・ユニット 320とタイム・セル301~316は、外部から電力 供給を受ける単純なスマート・カードのように、携帯用 装置などの物理的に分離可能な物体内に存在することが できる。その場合、タイム・セル・インタフェース・ユ ニット320は、初期設定動作または読取り動作のため にそれがインタフェースを取る装置から、初期設定動作 または読取り動作を実行するための電気を入手する。

ニット320は タイム・セル301~316の時間表 示を要求する。時間検出ユニット326からの信号にも 応答する。時間検出ユニット326は、プログラミング 要求処理ユニット322から物理的に分離可能な装置上 に存在することができる。1回または複数回の読取り動 作により、タイム・セルの現行状態から、所定の期間が 経過したかどうかを判定することができ、それにより、 複数の期間に関する細分性が得られる。

【0 12 2】前記の通り、プログラム式タイム・セルの 期間は、タイム・セルでの読取り動作によって論理 「0」が返されたときに満了したと判定することがで き、より簡単に言えば、それがプログラミングされた後 の何らかの時点で論理「0」を含む場合に「タイム・セ ルが満了した」と判定することができる。図21に示す 例では、16個のタイム・セルのすべてを単一時間検出 動作で読み取ることができ、それにより、16ビットの 時間情報が生成される。このため、16ビットの2進値 によってタイム・セル・アレイの内容全体を表すことが でき、以下に説明するように、結果として得られる16

初期設定またはプログラミング以降の経過期間を表すこ とができる。この16ビット値によって提供される時間 解明は、このタイム・セル・アレイによって測定可能な 期間に依存する。

【0123】もう一度、図21に示すタイム・セル・ア レイの例を参照すると、このタイム・セル・インタフェ ース・ユニットは満了したタイム・セルに関して論理0 を返すと想定することができ、最下位時間ビットが最短 期間のタイム・セルを表すようにタイム・セル・アレイ (16進フォーマット) というビット・ストリングは、 タイム・セル・アレイが初期設定されてから1週間未満 であることを表し、装置が±1%の精度を有する例とし て、タイム・セル301は、±2時間の範囲内で1週間 の期間を測定することができる。0xF800というビ ット・ストリングは、タイム・セル・アレイが初期設定 されてから5~6カ月の間のある時点であることを表 し、装置が±1%の精度を有する例として、タイム・セ ル312は、±2日の範囲内で6カ月の期間を測定する ステム内の他のコンポーネントからの初期設定要求32 20 ことができる。0×0000というビット・ストリング は、タイム・セル・アレイが初期設定されてから18カ 月を超過したことを表し、装置が±1%の精度を有する 例として、タイム・セル316は、±6日の範囲内で1 8カ月の期間を測定することができる。

【0124】時間検出ユニット326は、様々な方法で 要求を受け取り、時間表示を返すことができる。たとえ ば、時間要求は時間値を含む照会要求で構成することが でき、時間検出ユニットはそれを、タイム・セル・アレ イの経過期間が照会要求内の時間値より大きいかどうか 【0121】また、タイム・セル・インタフェース・ユ 30 の判定を求める要求として解釈する。そうである場合、 時間検出ユニットは「真」というプール値を返し、そう ではない場合、時間検出ユニットは「偽」というブール 値を返す。別法として、時間検出ユニットは、要求を発 生したコンポーネントがタイム・セル・アレイによって 表される期間を把握している場合にタイム・セル・イン タフェース・ユニットから受け取るビット・ストリング を返すことができる。

【0125】もう1つの代替例では、時間検出ユニット は、タイム・セル・アレイの初期設定以降に経過した最 40 小検証可能移動を表す2進値を返すことができる。たと えば、タイム・セル・アレイが0×F800という現行 ビット・ストリングを含む場合。タイム・セル・アレイ は5カ月前~6カ月前の間のある時点に初期設定されて おり、その場合、時間検出ユニットは、1月あたり平均 30日とした場合の5カ月間の秒数である129600 00という10進値に等しい0x00C5C100とい う32ビットの2進値を返すことができ、それにより、 タイム・セル・アレイが少なくとも5カ月間という経過 期間を測定したことを示す値が返される。多くのオペレ ビットのストリングによって、タイム・セル・アレイの 50 ーティング・システムは、砂単位またはそれ未満の期間 35

の計算をサポートするシステム・コールを含むので、最 初のリクエスタは実際には使いやすくするためにこの形 式で経過時間を返してほしいと希望する場合もある。 【0126】上記の期間表現は、経過期間を報告可能な 方法について本発明を制限するものとして解釈してはな Stels.

【0127】初期設定要求またはプログラミング要求 は、新たに製造したタイム・セル・アレイの初期設定動 作と、タイム・セル・アレイ内のすべてのタイム・セル 果的に初期設定する消去動作の両方を開始することがで きる。別法として、プログラミング要求処理ユニット は、別々の消去要求またはリセット要求を受け入れるこ とができる。一般に、タイム・セル・アレイ内のすべて のタイム・セルは同時に初期設定されるだろうが、複数 の経過期間が測定されるようにタイム・セル・アレイを 複数のタイム・セル・サブセットに分割することは可能 である。

【0128】次に図22を参照すると、このブロック図 分割されたタイム・セルのアレイを示している。図22 は、図21に示すものと同様の16個のタイム・セルか らなるセットを示している。タイム・セル・インタフェ ース・ユニット330は、タイム・セル331~346 をアドレス指定するために必要な単純な回路を提供す

【0129】タイム・セルは様々なサイズのM×Nのア レイとして配置することができる。たとえば、16個の タイム・セルを含むタイム・セル・アレイを4個のタイ ム・セルからなる4組のセットに分割することができ、 4組のセットは各セットが種々の期間を測定するように 構築することができる。

【0130】図22に示す例では、タイム・セル331 ~334が単一セットを形成し、そのセットはひとまと めになって1週間刻みで4週間の期間を測定する。タイ ム・セル335~338も1組のタイム・セルを形成 し、そのセットは1週間刻みで4週間の期間を測定す る。タイム・セル339~342と、タイム・セル34 3~346は2組のセットを形成し、各セットはひとま とめになって2カ月刻みで8カ月の期間を測定する。 【0131】4個のタイム・セルからなる名セットは、 種々の開始時間で種々の目的のために種々のデータ処理 システムによって初期設定することができる。このタイ ム・セル・アレイは最大4通りの期間または4通りの 「タイム・セット」を監視することができるが、一般 に、タイム・セットの最大数は、タイム・セル・アレイ 内のタイム・セルの数と、タイム・セルが複数通りの期 間を測定するよう構築される方法に依存することにな る。このタイプの機能の場合、タイム・セル・インタフ

でに使用中であるかどうかを示す使用インジケータを記 憶し、特定のタイム・セットを「所有する」データ処理 システムを識別する情報を記憶するために、タイム・セ ット識別子ユニット348などの他の不揮発性メモリ・ セルを有することができる。

【0132】タイム・セットが初期設定または開始され た時間を感知装置が読み取れるように、タイムスタンプ もタイム・セット識別子ユニット内の不揮発性メモリ・ セルに連想方式で記憶することができる。タイム・セッ またはタイム・セル・アレイ内のセルのサブセットを効 10 ト識別子ユニットは、要求に使用可能なタイム・セット に関する情報もプログラミング要求処理ユニットに供給 することができる。

【0133】次に図23を参昭するとこのブロック図 は、本発明の一実統形態により複数の期間を測定するた めのタイム・セルのアレイを示している。図23は、図 21に示すものと同様の16個のタイム・セルからなる セットを示している。タイム・セル・インタフェース・ ユニット350は、タイム・セル351~366をアド レス指定するために必要な回路を提供する。この例で は、本発明の一実施形態により複数組のタイム・セルに 20 は、すべてのタイム・セルは同一の関連期間を有し、タ イム・セル・アレイを含む装置は種々の開始時間で同時 に進行する16通りの期間を監視することができる。こ の場合も、1つのタイム・セルに関連する期間は、その タイム・セルの構築によって設定することができ、それ によりタイム・セルに特定の物理的特性を与えるか、ま たはそのタイム・セルのプログラミング期間によって設 定することができ、それによりタイム・セルの放電関数 の初期条件として働く静電荷をそのタイム・セルに与え ることに留意されたい。 30

【0134】タイム・セット識別子ユニット368は、 特定のタイム・セルがすでに使用中であるかどうかを示 す使用インジケータと、特定のタイム・セルを「所有す る」データ処理システムの識別情報と、そのタイム・セ ルの経過期間が開始された時間を示すタイム・セルに関 連するタイムスタンプと、タイム・セル・アレイの動作 とその使い方に関係がある可能性のあるその他の情報と を記憶することができる。

【0135】図23に示すタイム・セル・アレイは以下 のように使用することもできる。タイム・セット識別子 40 ユニットは、タイム・セル351~354を取ってお き、単一の要求期間またはタイム・セットについて単一 の6カ月の期間を監視することができる。要求期間のた めに単一のタイム・セルを使用するのではなく、複数の タイム・セルを使用する。時間要求を受け取ると、タイ ム・セル351~354からの読取り値を統計的に結合 し、その期間が経過したかどうかの判定を形成する。た とえば、少なくとも2つの満了タイム・セルが存在する まで、6カ月の期間は経過したと判定されない。このよ うにして、タイム・セルは、それぞれの経過時間測定機 ェース・ユニット330は、特定のタイム・セットがす 50 能で、あるタイプの冗長性またはエラー検査を提供する

(20)

ものと見なすことができる。当然のことながら、冗長セ ットとして使用するタイム・セルの数および経過時間の 肯定的判定に必要なタイム・セルの数は様々になる可能 性がある。

【0136】タイム・セルの冗長使用もより複雑に使用 することができる。もう一度、図22を参照すると、タ イム・セル335~338はタイム・セル331~33 8に対するバックアップ・セットまたはエラー検査セッ トとして動作することができる。このようなタイム・セ ル・セットの各セットは1週間刻みで4週間の期間を測 10 定することができ、したがって、タイム・セット識別子 ユニットにより、各セットのタイム・セルがその期間を 確認する前の最小経過期間を示すことが要求される場合 がある。たとえば、もう一度、最下位時間ビットが最短 期間のタイム・セルを表すようにタイム・セル・アレイ が読み取られると想定すると、タイム・セット識別子ユ ニットは、2組のタイム・セルか初期設定またはプログ ラミングされてから2週間の期間が経過したことを肯定 的に報告する前に各セットのタイム・セルから0 x C と いう読取り値を必要とする場合もある。

【0137】次に図24を参照すると、本発明とともに 使用可能なスマート・カードの図形描写が示されてい る。スマート・カード370は、入力制御ボタン374 と、電子ディスプレイ376とを含む。ボタン374 は、スマート・カード上で動作するアプリケーションが 提供する特定の機能を入力し選択するために、スマート カードの購入者または所有者が使用することができ る.

【0138】ディスプレイ376は、おそらくスマート された装置またはデータ処理システムとともに、スマー ト・カード内のアプリケーションが生成した情報をスマ ート・カードのユーザに提示する。別法として、スマー ト・カード370はディスプレイを持っていないが、ユ ーザは、スマート・カードに結合し、スマート・カード と対話する読取装置を操作することができ、ユーザは読 取装置のディスプレイ上で任意選択の機能および選択肢 を見ることができる。いずれの場合も、ユーザには、タ イム・セルを含む物理的なもので1つまたは複数のタイ ム・セルの状況を示すテキストまたは図形あるいはその 40 両方のインジケータを装置のディスプレイトで提供する ととができる.

【0139】次に図25を参照すると、このブロック図 は 本発明のタイム・セル・アレイとともに使用可能な スマート・カード内のハードウェア・コンポーネントを 示している。スマート・カード380は 図24に示す スマート・カード370など、スマート・カードの典型 的な内部ハードウェア・コンボーネントを示している。 スマート・カード380は、スマート・カード380ト

下および処理のための一時記憶域を提供する。不揮発性 メモリ383は、アプリケーションとそれに関連するデ ータベースのための永続記憶域を提供する。 ディスプレ イ・アダプタ384は、ディスプレイ385上で示すプ レゼンテーション・データを生成する。ボタン制御ユニ ット386は、スマート・カード380の物理的インタ

るCPU381を含む。メモリ382は、データのロー

フェース上のボタンのユーザ選択を読み取って処理す る。入出力インタフェース・ユニット387は、スマー ト・カード380が様々なカード読取装置、スキャナ、 モデム、その他のコンピュータまたはネットワーク関連

品目と対話できるようにするものである。

【0140】ボタン制御スニット386により、ユーザ はスマート・カード380上のアプリケーションに対し て様々な選択肢およびデータを入力することができる。 追加の入力装置をスマート・カード380とともに含め るかまたはスマート・カード380とのインタフェース を取ることもできる。ディスプレイ385はスマート・ カード380と物理的に統合することができるが、他の 20 ディスプレイ・ユニットをスマート・カード380に接 続することもできる。不揮発性メモリ383としては、 読取り専用メモリ、フラッシュROM。ニューヨーク州 アーモンクに所在する IBM社の製品である IBM M icroDriveなど、様々な記憶装置および記憶機 能を含むことができる。また、スマート・カード380 は、Java(R)のアプリケーションおよびアプレッ トを実行可能なJava(R)の仮想計算機を含むこと もできる。当業者であれば、実施上の様々な考慮事項に 応じて図25のハードウェアが様々になる可能性がある ・カードが結合されたかまたはスマート・カードが挿入 30 ことが分かるだろう。たとえば、スマート・カード、38 0内の電子機器は単一チップ上で実施可能であることに 留意されたい。また、スマート・カードの代わりにPC MC 1 A カード、フラッシュ・メモリ・カード、様々な タイプの製品など、他のタイプの物理的なものを使用で きるだろう。

> 【0141】スマート・カード370またけスマート・ カード380は、本発明による無電池無発振器測時装置 も含む。タイム・セル・アレイ388は、図21ないし 図23に関連して前述した1つまたは複数の方法と同様 に期間を測定するためにタイム・セル・インタフェース ・ユニット389によって制御される。別法として、こ のスマート・カードは、単一のタイム・セルを含むこと もできる。スマート・カード・アプリケーション用の計 時要件の複雑さにより、1つまたは複数のアプリケーシ ョン固有の目的のためのタイム・セル構成のタイプが決 定される可能性がある。

【0142】スマート・カード380はプログラミング 要求処理ユニットと時間検出ユニットを含む装置に結合 することができ、またはスマート・カード380は種々 に位置する様々なアプリケーションに処理機能を提供す 50 の時期に別々の装置に結合することもてきる。

(21)

【0143】次に図26を参照すると、このブロック図 は 本発明の一家権形態によるプログラミング装置と感 知装置と測時装置との関係を示している。測時装置は、 図21ないし図23に関連して前述したものと同様の1 つまたは複数のタイム・セルを含む。

【0144】システム390は、無電池無発振器電子ス マート・カード装置392に接続された初期設定装置3 91を示し、次にこのスマート・カード装置は読取装置 393に接続されている。これらの装置はすべて同じシ ステム内に位置することは可能であるが、アプリケーシ 10 ョンによっては、各装置が異なるシステム、製品、コン ボーネント、その他の装置内に物理的に位置することも 可能であり、これらは何らかの方法ですべてまとめてネ ットワーク化することができる。たとえば、無電池スマ ート・カードは、初期設定装置391を使用して発行機 関が初期設定する場合もある。消費者は、それが経過期 間を監視している間、スマート・カードを所持し、小売 商にスマート・カードを提示することができる。その場 合、読取装置393を含む小売商のデータ処理システム は、様々なビジネス上の理由からスマート・カードの経 20 連測定可能期間は、そのタイム・セルがプログラミング 過期間を決定することができる。

【0145】プログラミング装置回路および読取装置回 路の多くはスマート・カード392トに実施することが できる。しかし、追加回路によりスマート・カードの製 造コストが増大し、他の商売上の考慮事項が存在する場 合もある。スマート・カードはこのような追加回路を含 むことができるが、タイム・セルは依然として無電力ま たは無電池動作を対象とすることに留意されたい。たと えば、スマート・カードは、プログラミング主たは初期 設定回路、1つまたは複数のタイム・セル、読取りまた 30 セル」と呼ぶこともできる。 は感知回路を含むことができるが、その場合、プログラ ミング回路と感知回路はスマート・カードの外部にある 電源から電気を引き出す。

【0146】初期設定装置391は、プログラミング・ コマンドを受け取って、プログラミング動作(図示せ ず) に関する状況を送るプログラミング・ユニット39 4を含む。プログラミング・ユニット394は、タイム セル395のプログラミング動作を制御する。プログ ラミング動作が完了すると、タイム・セルは時間の経過 につれてその蓄積電荷を放電する.

【0147】その後のある時点で、スマート・カード3 92は読取装置393に結合され、その中にある時間検 出ユニット396が前述したようにタイム・セル (複数 も可)の現行しきい値電圧(複数も可)を決定し、何ら かの方法でまたはリクエスタに返される現行しきい値電 圧に対応する経過時間を返す。

【0148】プログラミングFGFETおよび電荷損失 感知FGFETに共通の拡張フローティング・ゲートを 備えた測時装置

絶縁された電荷蓄積素子としてフローティング・ゲート 選昇効果トランジスタ (FGFET) のフローティング ゲートを使用するという概念を拡張するものである。 好ましくは、プログラミングFGFETおよび電荷損失 駆知FGF ETは、共通の拡張フローティング・ゲート を有する。プログラミングFGFETは、典型的なFG FETが蓄積する静電荷の量より多い静電荷を備えた共 通フローティング・ゲートをプログラミングするために 使用する。選択した時点で、フローティング・ゲートの 電位は電荷損失感知FGFETの援助によって電荷損失 感知装置により間接的に決定され、その測定値は経過時 間値に変換される。事実上、電荷損失感知FGFET は、期間の経過につれて装置が失う蓄積静電荷の量を眺 知する。この実施例の装置は、プログラム可能電荷損失 感知 (PCS) フローティング・ゲート電界効果トラン ジスタまたは単純にPCSFETと呼ぶことができる。 【0149】一般に、PCSFETの動作は、その形式 が不揮発性メモリに基づくタイム・セルの動作と同様の ものである。前述の通り、この種のタイム・セル用の関 された後の何らかの時点で論理「0」を含む場合に満了 している。タイム・セルが満了したかどうかの2進判定 は、このタイプのタイム・セルを「2 誰タイム・セル」 と呼ぶための基礎となる。対照的に、以下に詳述するよ うに、PCSFETの動作の結果として、経過時間を観 測するときにその状態のアナログ測定値が得られる。最 終的な出力時間値はディジタル形式になる可能性がある が、PCSFETの状態は最初はアナログ方式で感知さ れる。このため、PCSFETは「アナログ・タイム・

【0150】次に図27ないし図28を参照すると、共 通フローティング・ゲートとともにプログラミングFG FETと電荷損失感知FGFETとして、本発明の第4 の実施形態の測時装置の記号表現が示されている。図2 7のプログラミングFGFET402は、共通フローテ ィング・ゲート406により電荷損失感知FGFET4 04 (単に「感知FGFET」ともいう) に「結合」さ れている。プログラミングFGFET402は、コント ロール・ゲート408と、ドレイン410と、ソース4 40 12 とを有し、感知FGFET404は、ドレイン41 4と、ソース416と、コントロール・ゲート418と を有する。しかし、共通フローティング・ゲート408 は、両方のFGFET用のフローティング・ゲートとし て作用し、プログラミングFGFET402は共通フロ ーティング・ゲート406内に静電荷を蓄積し、感知F GFET404はプログラミング動作後のある時点でフ ローティング・ゲート406内に保持される静電荷の量 を間接的に決定する。

【0151】図28は図27と同様のものであるが、図 本発明の第4の実施形態は、本発明による測時装置用の 50 28は追加の要素が回路に追加された好ましい実施形態

を示している。結合ゲート420は、以下に詳述するよ うに、本来、結合ゲート420がない場合に可能と思わ れるものより大量の電荷を共通フローティング・ゲート に蓄積するのを援助する。

【0152】共通フローティング・ゲートに電荷を蓄積 するためには、フローティング・ゲートをプログラミン グしなければならない。プログラミング動作中は、プロ グラミングFGFETのみを使用する。電荷損失感知F GFETはアイドル状態のままになり、そのソース、ド レイン、コントロール・ゲートでの電圧は浮動できるよ 10 うになるか、またはアースに結合される。好ましくは、 プログラミング・メカニズムは、そのソースをアースに 結合し、そのコントロール・ゲートとドレインを十分高 い電圧に結合することにより、プログラミングFGFE Tによるチャネル・ホット電子注入になる。

【01531との実施形態では、共通フローティング・ ゲートを使用して、典型的なFGFETが蓄積可能なも のより大量の電荷を蓄積する。大量の蓄積電荷により2 つの利点が得られる。第1に、共通フローティング・ゲ ートは、大量の蓄積電荷を放電するためにより長い期間 20 ておらず、浮動できるようになっている。 を必要とする。このため、装置がその時間監視動作モー 下になっているときに、より長い経過期間を監視すると とができる。

【0154】第2に、図12ないし図17に関して前述 したものと同様に、初期電荷がより大きいので電荷消失 関数の初期条件が増加する。また、初期電荷が大きいこ とにより、電荷損失感知FGFETはより高い初期しき い値電圧を有することになり、しきい値電圧消失図で見 て右方向に消失または放電関数をシフトする。このた め、設計者は、PCSFET装置が経過期間中に動作す 30 る際のしきい値電圧の範囲を選び取ることができる。こ の点が重要である理由の1つは、PCSFETを含む回 路が所与の電圧内で動作することであり、PCSFET の動作しきい値電圧は周囲の同路の設計または動作を単 純にするような電圧値の範囲内に入れることができる。 【0155】しかし、プログラミング動作中に、フロー ティング・ゲートに電荷が蓄積するにつれて、その蓄積 電荷は、プログラミングFGFETのトンネル酸化物内 に放出される増加中の電子をはね返し、電子はチャネル 内にはね返される。このシナリオでは、フローティング 40 っている。 ・ゲートの電位は、所望のものより小さい値に制限され ろだろう.

【0156】共通フローティング・ゲートにより多くの 電荷を蓄積するために、結合ゲートに適切な電圧が印加 される。結合ゲートは共通フローティング・ゲートによ り電界を誘導し、より大きいキャバシタンス、すなわ ち、電荷を蓄積するためのより大きい能力をフローティ ング・ゲートにもたらす。結合ゲート、共通フローティ ング・ゲート、その他の領域の構成については、図32 に関連して詳述する。

【0157】次に図29を参照すると、同図は、プログ ラミング動作中に装置の様々な端子に印加される電圧を 示している。

【0158】プログラミング・プロセス中にプログラミ ングFGFET内にCHE注入を誘導するため、ここで V。。という高い正電圧がプログラミングFGFETのド レインで印加される。フローティング・ゲートに電子が 注入されるので、より多くの注入電子をフローティング ゲート内またはフローティング・ゲート上に引き寄せ るためにことでV、という高い正電圧が結合ゲートに印 加され、したがって、フローティング・ケートは結合ゲ ートがない場合より高い電位に到達することができる。 プログラミング・プロセス中にフローティング・ゲート の電圧がより高い値に接近するように、結合ゲート電圧 VccはVcoよりわずかに高くなる。

【0159】プログラミングFGFETのソースはアー スに結合され、そのコントロール・ゲートは電圧Vrcを 受け取るが、その電圧はVooとほぼ同じ電圧になる可能 性がある。感知FGFETの端子はバイアスがかけられ

【0160】次に図30を参照すると、同図は、本発明 の一実施形態による装置の感知動作中に様々な端子に印 加される電圧を示している。この実施形態のプログラム 式装置について経過期間を決定する方法は、他の実施形 態について前述した時間検出動作とは大幅に異なるもの である。この実施形態の時間検出動作は、フローティン グ・ゲートトの保持静電荷の保持電位が電荷損失感知F GFETにより間接的に決定または「感知」される、し きい値電圧感知動作を含む。図30は、感知動作中に装 置に印加される電圧を示している。 感知FGFETのソ ース、コントロール・ゲート、ドレインは、以下に詳述 するように感知動作を可能にするような方法で、V。s、 Vss. Vsoによってそれぞれバイアスがかけられてい る。結合ゲートの上部接点はバイアスがかけられておら ず、浮動できるようになっているが、結合ゲートの下部 部分は電荷損失感知FGFETのソースと同じ電圧でバ イアスがかけられており、これは図30にV.,として示 されているものである。プログラミングFGFETの端 子はバイアスがかけられておらず、浮動できるようにな

【0161】次に図31を参照すると、同図は、本発明 の一実施形態による結合ゲートと協力して共通フローテ ィング・ゲートにより電荷損失感知FGFFTに結合さ れたプログラミングFGFETを含む物理装置を示して いる。図31は物理的なPCSFET装置の平面図を示 している。また、図31は、プログラミング動作および 感知動作中に装置に印加される電圧のほとんどを示して いるが、図29および図30に関して前述したように、 これらの電圧は必ずしも同期してまたは同時に印加され 50 るとは限らない。

【0162】図31に示すように、共通フローティング ゲートの一部分は、プログラミングFGFETのコン トロール・ゲートとチャネルとの間に垂直に配置され、 感知FGFETのコントロール・ゲートとチャネルとの 間にも垂直に配置されている。プログラミングFGFE 丁または電荷損失感知FGFETの断面図は図1 に示す FGFETと同様のものに見えるだろうが、PCSFE T内の共演フローティング・ゲートは明らかにプログラ ミングFGFETと電荷損失感知FGFETとの間に延 びている。

43

【0163】この構成により、プログラミングFGFE Tと感知FGFETはどちらもトンネル領域を有し、そ わを通ってプログラム式共通フローティング・ゲート内 の捕捉静電荷をファウラ・ノルトハイム・トンネル効果 により放電することができる。前述の通り、トンネル領 域の物理的性質および寸法は、共通フローティング・ゲ ートからの放電率を制御するように構築することができ る。その場合、PCSFETの全体的な放電関数は、プ ログラミングFGFETと電荷損失感知FGFETの放 雷闘数の合計に等しい。しかし、このようなトンネル領 20 【0168】図31では、プログラミングFGFET内 域の寸法および性質に応じて、一方のトンネル領域を故 意にもう一方の領域より優勢であると見なすことができ 3.

【0.16.4】別法として、プログラミングFGFETお よび電荷損失感知FGFET内の共通フローティング・ ゲートとチャネルとの間の領域は、関心のある期間にわ たってこれらの領域でのファウラ・ノルトハイム・トン ネル効果が無視できるものになるように構築することが できる。むしろ、PCSFETは、共通フローティング ・ゲートに隣接して1つまたは複数の主要トンネル領域 30 定の縮尺で描かれているとは限らず、酸化物として示さ を有することができる。前述の通り、主要トンネル領域 は、その理論モデルを厳密に固守する実際の装置を達成 するために、装置内の他の要素より高い精度で構築する ととがてき、それにより、関心のある期間中により精密 な時間測定を行えるようになる。

【0165】タイム・セルの所望の動作特性を得るよう に制御可能な物理的性質の一部に関する他の例として、 フローティング・ゲートFETのフローティング・ゲー トまたはその他の要素あるいはその両方の諸態様を単独 でまたは組み合わせて修正することもできる。フローテ 40 対象であり、明らかに、特定の時間測定期間について希 ィング・ゲートが蓄積できる電荷の量は、おおよそ以下 のように公式化することができる。

$C = e_{nv} * A / t_{nv}$

式中、Cは電荷の量であり、Aがフローティング・ゲー トの面積であり、exは絶縁材(たとえば、酸化物)の 誘電率であり、 t。、は酸化物またはその他の絶縁材の厚 さである。フローティング・ゲート内またはフローティ ング・ゲート上の初期電荷の量を変化させるために、こ れらのパラメータのそれぞれまたは初期電荷/プログラ ミング時間あるいはその両方を変化させることができ

る。ただし、これらのバラメータを変化させるには、装 署を作成するために使用する製作プロセスの変更が必要 な場合もあることに留意されたい。

【0166】また、電界効果トランジスタの他の物理的 態様を制御することもできる。チャネル長と幅を変化さ せることができ、そのそれぞれはトンネル面積に影響す る。たとえば、幅広く長い装置はより大きいトンネル面 積を有し、それにより、放電プロセスの速度が変化す る。しかし、長いチャネル装置のしきい値はかなり高く 10 することができることに留意されたい。狭いチャネル装 置の場合、しきい値は、製作技法に応じて増加または減 少する(換言すれば、これは二次効果である)。

【0167】その他の変形例の場合、製作プロセスの変 更が必要な場合もある。との場合も、薄い酸化物によ り、より高速なトンネル効果が可能になり、しきい値が 低下する。また、誘電率を高くしても装置のしきい値電 圧が低下する。ポリ(ポリオキサイド)上で成長した熱 酸化物は、単結晶シリコン上で熱成長した酸化物より高 い速度で厚い酸化物でのトンネル効果を可能にする。

の共通フローティング・ゲートの部分の方が、電荷損失 感知FGFET内の共通フローティング・ゲートの部分 よりわずかに大きくなっている。装置の実施例に応じ て、これらの部分のサイズを等しくするか、変化させる **とができる。**

【0169】次に図32を参照すると、この簡略断面図 は、本発明の一実施形態によるプログラム可能電荷損失 感知FGFETの共通フローティング・ゲートと結合ゲ ートとの位置関係を示している。この装置は必ずしも一 れている絶縁材は、複数の製作ステップで付着または形 成された1つまたは複数の異なる材料を含むことができ る。共通フローティング・ゲートは好ましくはポリシリ コンから構成される。また、共通フローティング・ゲー トは好ましくは、酸化ケイ素などの適切な材料で完全に 絶縁されている。結合ゲートは金属またはポリシリコン などの適切な材料から構成される。

【0170】共通フローティング・ゲートのサイズは、 **蓄積したいと希望する電荷の量に依存する設計上の選択** 望する放電関数の影響を受ける。

【0171】結合ゲート上のVccの大きさは、フローテ ィング・ゲートに蓄積したいと希望する電荷の量に依存 する。結合ゲートおよびフローティング・ゲートの下の 基板領域は、アースするか、または結合ゲートに対して 適切にバイアスがかけられている。

【0172】好ましくは、共通フローティング・ゲート と結合ゲートとの間の酸化物の厚さは、プログラミング FGFETと電荷損失感知FGFETのトンネル領域の 50 酸化物厚さよりかなり大きい。このブリファレンスは、

結合ゲートへのトンネル効果ではなく。主にプログラミ ングFGFFTと電荷損失感知FGFFTのトンネル領 域でのファウラ・ノルトハイム・トンネル効果によって 蓄積電荷が失われることを保証するためのものである。

【0173】とれまでの図に示すように、トンネル酸化 物の厚さは、測定したいと希望する経過期間に応じてま たは経過期間中に希望する放電関数に応じて、様々にな る可能性がある。しかし、共通フローティング・ゲート と結合ゲートとの間ならびに共通フローティング・ゲー トと基板との間の酸化物の厚さは、これらの酸化物領域 10 による電荷損失が長期間にわたって無視できるものであ ることを保証するために、好ましくは9ヵmより大きい ちのにする.

【0174】しかし、これらの領域で酸化物をより厚く するには何らかの兼ね合いが図られることに留意された い。酸化物がより厚いと電荷損失が低減され、結合ゲー トの容量結合効果も低減される。結合ゲートと基板との 距離が大きくなると、この2つの領域間の電位が低減さ れ、それにより、結合ゲートと基板との間に位置する共 通フローティング・ゲートでの電界の強度が減少する。 また、結合ゲートと共通フローティング・ゲートとの間 の酸化物は必ずしも共通フローティング・ゲートと基板 との間の酸化物と同じ寸法を有しているとは限らないと とに留意されたい。

【0175】プログラミング動作後に、共通フローティ ング・ゲート内の蓄積静電荷は、プログラミングFGF ETと感知FGFETの両方でトンネルを掘ってトンネ ル領域を通り抜け始め、その効果は単純に合計すること ができる。これまでの図に関して示したように、装置の とができる。このため、感知FGFETのしきい値電圧 に対する電荷損失の効果を使用して、共通フローティン グ・ゲートをプログラミングしてからの経過期間を決定 することができる。

【0176】しかし、上記の通り、本発明のこの実施形 態のために経過期間を決定する方法は、本発明の他の実 施形態によりタイム・セルとして構成された不揮発性メ モリ・セルに関して前述した方法とは異なるものであ る。ある見地から見ると、この実施形態の装置は前述の ング・ゲートFETがプログラミングされ、フローティ ング・ゲートの電荷は時間の経過につれて放電プロセス で絶縁材を通って放散できるようになっている。しか し、これまでの実施形態のタイム・セルでは、測定期間 が所定の経過時間に到達したかどうかを判定するために 単純な謎取り動作で十分であり、このようなタイム・セ ルは「2進タイム・セル」と呼ぶことができる。対照的 に、本実施形態では、しきい値電圧検出回路を使用して 感知FGFETのしきい値電圧を決定し、この実施形態 とができる。

【0177】次に図33を参昭すると、この同路図は、 本発明の一実施形態によるしきい値電圧検出回路を示し ている。この完全なしきい値電圧検出回路はPCSFE Tを含む。図33には電荷損失感知FGFETのみが示 されており、PCSFET内のプログラミングFGFE Tの端子は懸知動作中に浮動できるようになっており、 プログラミングFGFET上の端子は感知動作中にしき い値電圧検出问路の動作に影響しない。

- 【0178】図27ないし図32に関して説明した装置 は外部電源なしで経過期間を監視するととができる。し かし、図29に関して前述したプログラミング動作を実 行し、感知動作を実行するためには、外部電源と追加回 路が必要である。本発明のこの実施形態の感知動作は図 33に示すしきい値電圧検出回路を使用するが、これは 電源を含む感知装置上に位置することができる。別法と して、感知回路は、PCSFETと同じ装置上に位置 し、後で電源を備えた他の装置に結合することもでき る。換言すれば、外部装置と結合するための端子は、測
- 20 時装置がサポートするアプリケーションに依存する適切 な位置に配置することができる。

【0179】図33のしきい値電圧検出回路は、PCS FETの電荷損失感知FGFETと、検出器FETと、 2つの抵抗器と、総称反転合計増幅器として動作する演 算増幅器とを示している。検出器FETは、電荷損失感 知FGFETが充電されていないときに電荷損失感知F GFETとほぼ同一の動作特性を有するように構築され ている。換言すれば、検出器FETと電荷損失感知FG FETは、同じ範囲の入力についてほぼ同一のしきい値 しきい値電圧に対する電荷損失の結果はモデル化するこ 30 電圧曲線を有するように整合している。抵抗R,および R,も等しい。

> 【0180】電荷損失感知FGFETは、基本的に2通 りの動作状態、すなわち、(1)共通フローティング・ ゲートがプログラミングされていない状態と、(2)共 **通フローティング・ゲートがすでにプログラミングされ** た状態を有することができる。まず、非プログラム式モ ードのしきい値電圧検出回路の動作について説明し、次 にプログラム式動作モードについて説明する。

【0181】検出器FETのゲートおよびドレインへの タイム・セルと同様に動作し、あるタイプのフローティ 40 入力が短絡しているので、検出器FETのソース・ドレ イン間電圧とソース・ゲート間電圧が等しくなり、その ため、検出器FETが飽和モードになり、検出器FET は定電流源として作用する。I、は一定なので、R、の両 端間の電位の低下が一定になり、V,はアースとV。。の 間の一定値のままになる。R、とR、は、V、がV。。より 小さい任意の値、すなわち、V, <Vp。になるように選 ぶことができる。

【0182】PCSFETが充電されないと、電気損失 感知FGFETは定常状態になる。電荷損失感知FGF のタイム・セルは「アナログ・タイム・セル」と呼ぶこ 50 ETのコントロール・ゲートは検出器FETのゲートと 間じ電位であり、2つのトランジスタが整合しているの で、電荷損失級知FGFETを通る電流は検出器FET を通る電流と等しくなり、すなわち、「」は「」に等しく なる。このため、R.がR.と等しいのでV.はV.と等し くなり、V,もVooより小さくなり、すなわち、Voo …になる。

【0183】海算增幅器はそれが総称反転合計増幅器と して作用できるようになるモードで動作し、回路の残り の部分によるフィードバック・ネットワークは同図には 表されていない。とのため、この回路は、その2つの入 10 て、V,はV,に接近し、VoutはVooに接近する。 力が等しいときにV゚゚゚がV゚゚゚とほぼ等しくなり、その 反転入力端子が非反転入力端子よりかなり大きいときに 出力常圧がゼロに近くなるように動作する。換意すれ ば、この回路は以下の近似関係で動作する。

 $V_{aux} = V_{aux} + B * (V_1 - V_2), V_{aux} > 0$ Vour は正電圧に制限され、Bは利得変数または定数で ある。

【0184】PCSFETが放電されると、電荷損失感 知FGFETは平衡状態になり、V,=V,になる。この ため、非プログラム式動作モードではVont = Vonにな

【0185】アナログ・タイム・セルはプログラミング されると、プログラム式動作モードに入ったと見なすこ とができる。前述の通り、プログラミング・プロセス 後、共通フローティング・ゲート内の蓄積電荷の量がフ ァウラ・ノルトハイム・トンネル効果により減少し、そ れにより、電荷損失感知FGFETのしきい値電圧が時 間の経過につれて減少する。

【0186】しかし、共通フローティング・ゲートがプ ログラミングされた直後に、電荷損失感知FGFETの 30 ゲートで保持すべき電圧とこれによる同路の残りの部分 しきい値電圧が最大値になる。ソース・ゲート間電圧、 すなわちコントロール・ゲート電圧は一定になり、V、 と答しくなるので、このコントロール・ゲート電圧の場 合に電荷損失感知FGFETはもはやオンにならない。 電荷損失感知FGFETのしきい値電圧が上昇するにつ れて、すなわち、そのソース・ドレイン間電圧が上昇す るにつれて、電流1,が低下する。1,は非常に小さいの で、R,の両端間では電位降下がほとんど発生せず、V, はV。。とほぼ等しくなる。もう一度、以下の電圧関係を 参照する。

 $V_{out} = V_{oo} + B * (V_1 - V_1), V_{out} > 0$ V,はV。。よりいくらか小さく、V,はV。。とほぼ等しい ので、負電圧の場合に出力がアースを基準としない場合 にVoutはゼロ未満であると評価されるだろう。このた め、Vourは、PCSFETのプログラミング直後にゼ ロと等しくなるだろう。Bが2に等しく、V,がVao/ 2に等しいという特殊なケースの場合、Vourはゼロを 基準とせずにゼロであると評価される。

【0187】次に図34ないし図36を参照すると、こ

および電流が変化する様子を示している。

[0188] 図34に示すように、共通フローティング ゲートをプログラミングした後、共通フローティング ・ゲートがその電荷を失うにつれて電荷損失感知FGF F. Tのしきい値電圧が低下する。図35に示すように、 しきい値電圧が低下するにつれて、電荷損失感知FGF ETを通るドレイン電流が増加する。1,が増加するに つれて、R,の両端間での電位降下が増加し、V,が低下 する。図36に示すように、十分長い期間の経過につれ

【0189】とのようにして、電荷損失感知FGFET のしきい値電圧を間接的に観測するための感知メカニズ ムが設計される。しきい値電圧は直接測定されるわけで はないが、出力電圧V はしきい値電圧に反比例す る。この感知メカニズムは、PCSFETの状態を混乱 させずに、任意の所望の時点でPCSFETの状態を観 測する。共通フローティング・ゲート内の保持電荷は、 感知プロセス中に重荷指失感知FGFETに印加された 電圧によって実質的に乱されていない。

20 【0190】当業者には明らかであるように、感知回路 は複数の入力変数に関して複数の設計ソリューションを 有することになり、その入力変数としては、測定すべき 経過時間と蓄積すべき電荷とPCSFETの物理的特件 の関数である測定すべきしきい確電圧、検出器FETと 電荷損失感知FGFETの整合特性(ゲート・ソース間 電圧、ソース・ドレイン間電圧、電流特性など)、電荷 損失感知FGFETを通る電流(I,)とこれによる回 路の残りの部分への入力電圧のうちの一方、検出器FE Tと電荷損失感知FGFET(V,)のコントロール・

への入力電圧のうちのもう一方を含む。適切な設計上の 選択により、同路要素間の依存関係を選択して、V。... で所望の電圧出力関数を求めることができる。種々の感 知回路を使用することができ、当業者であれば、本発明 の実施例に応じて感知メカニズムが様々になる可能性が あることが分かるだろう。図示の例は、本発明に関する 制限を暗示するためのものではなく、むしろ、本発明の 一実施形態による好ましい感知メカニズムに関する情報 を提供するものである。

40 【0191】感知回路からの観測出力電圧を経過時間値 に変換するためには、アナログ・タイム・セルの動作特 性を把握していなければならない。上記の通り、タイム ・セルの物理的寸法の操作に加え、経過期間にわたるタ イム・セルの動作特性はタイム・セルの初期条件にも依 存する。共通フローティング・ゲートに蓄積された電荷 の初期量によってその初期電位が設定され、電荷損失感 知FGFETの初期しきい値電圧は蓄積電荷の初期量に よって変動する。このため、共通フローティング・ゲー トが適切な初期量の静電荷で初期設定されるかまたはこ の1組のグラフは、監視期間中にPCSFET内の電圧 50 れと同等にしきい値電圧が適切な初期値から始まるよう なやり方でプログラミング動作を実行することも重要で ある。

【0192】アナログ・タイム・セルの所望の初期開始 条件の場合、可変長の時間について共通フローティング ・ゲートをプログラミングすることができる。 たとえ は 共通フローティング・ゲートにより多くの電荷を答 積するために、より長い期間の間、プログラミング動作 を実行する。所与のアナログ・タイム・セル構成につい て特定の長さのプログラミング時間を決定するために種 々の方法を使用することができる。

【0193】2進タイム・セルに関して上記した通り、 所与のアナログ・タイム・セル設計またはサイズに必要 なプログラミング時間長は、1組のアナログ・タイム・ セルからなるテスト・セットを充電することにより経験 的に見つけることができる。この1組のタイム・セル内 の各タイム・セルはそれぞれ異なる長さの時間の間、充 電されることになる。次に各タイム・セルは、ある期間 にわたってそのしきい値電圧が変化するかどうか監視さ れることになる。その場合、初期プログラミング時間を 報は後で使用するために記憶されることになる。このテ スト手順により、製造したデバイスの許容差も決定する ことができる。この経験的情報により、特定の寸法また は物理的特性を備えたタイム・セルを使用して、そのプ ログラミンク動作によって変動する期間の範囲を監視す ることができる。

【0194】別法として、アナログ・タイム・セルに正 確な初期条件をもたらすため、プログラミング動作で は 以下に示すようにプログラミングFGFETと電荷 損失感知FGFETを使用することができる。前述の通 30 ると、Voutでの電圧出力関数の値は経過時間値にマッ り、プログラミング・プロセスはプログラミングFGF ETを介して共通フローティング・ゲート内に電荷を注 入する。共通フローティング・ゲートが何らかの期間の 間 充電された後 共通フローティング・ゲートはその 所望の電位に到達していると予想される。しかし、図2 9ないし図30に関する上記の説明とは対照的に、プロ グラミング・プロセス中に電荷損失感知FGFETをア イドル状態のままにしておくのではなく、その端子をし きい値電圧検出回路に接続することができる。プログラ 失感知FGFET内に特定の初期しきい値電圧を有する と想定する代わりに しきい値電圧検出回路を使用し て、プログラミング動作中の初期しきい値電圧を測定す る。しきい値電圧がその所望の値にまだ到達していない 場合、プログラミング・プロセスを続行することができ る。予想プログラミング時間がかなり正確に分かってい ると想定すると、プログラミング・プロセスは、プログ ラミング動作が初期プログラミング・フェーズを完了し た後の比較的短い時間の間だけ続行すればよいはずであ

【0195】プログラミング・プロセスは、しきい確認 圧測定プロセス中に中断される場合もあれば中断された い場合もあり、測定プロセスは、プログラミング・プロ セスの残りの時間の間に中断される場合もあれば中断さ れない場合もある。別法として、適切な初期しきい値電 圧に到達するまで、プログラミング・プロセスとしきい 値電圧測定プロセスを繰り返し循環することができる。 【0】96】本発明の範囲に影響せずに、適切なプログ ラミング・パラメータを決定するための他の方法を使用 10 することもできる。

【0197】感知回路からの観測出力電圧を経過時間値 に変換するためには、電荷損失感知FGFETの初期し きい値電圧としきい値電圧消失関数を含む、アナログ・ タイム・セルの動作特性を把握していなければならな い。初期しきい値電圧はプログラミング動作中に設定す ることができ、アナログ・タイム・セルは特定のしきい 値電圧消失関数で応答するよう設計することができる が、実際のしきい値電圧消失関数は経験的に見つけるこ とができる。しかし、任意の特定の時点でのしきい値電 しきい値電圧消失応答に相関させることができ、この情 20 圧はしきい値電圧検出回路の出力を観測することによっ て見つかるので、しきい領電圧消失関数が示すしきい値 電圧/時間の関係は本質的にしきい値電圧検出出力関数 が示す出力電圧/時間の関係で置き換えられる。しきい 値電圧検出出力関数と経過時間との数学的関係は 経験 的に導出され、後で使用するために記憶される。

【0198】換言すれば、アナログ・タイム・セルの動 作特性が観測されると、時間測定は本質的に、感知回路 または感知装置の出力を経過時間値とともにマッピング することにより実行される。もう一度、図33を参照す ピングされる。VOUTのアナログ値はA-D変換器に よりディジタル値に変換することができ、これを何らか のタイプのマッピング関数またはマッピング動作で使用 して経過時間値を求める。

【0199】 このため、 所与のタイプのアナログ・タイ ム・セルの場合、PCSFETのしきい値電圧の間接観 測からの変換済みディジタル・データを用意し、プログ ラミング直後のPCSFETの初期しきい値電圧を把握 することにより、単純なルックアップ・テーブルが提供 ム式PCSFETがプログラミング動作後にその電荷損 40 するような単純なマッピング動作により経過時間値を生 成することができる。

> 【0200】代替実施形態では アナログ・タイム・セ ルを不揮発性メモリ・セルと対にすることができる。あ る装置が複数のタイム・セルを有する場合、各タイム・ セルを不揮発性メモリ・セルと対にすることができる。 アナログ・タイム・セルを初期しきい値電圧に応じてプ ログラミングする場合、対応する不揮発性メモリ・セル も同じ初期しきい値電圧を有するようにその不揮発性メ モリ・セルをプログラミングすることができる。対応す 50 る不揮発性メモリ・セルが関心のある期間でその初期電

荷を失わない場合、対応する不揮発性メモリ・セルは基 進として作用することができる。しきい値電圧測定動作 をアナログ・タイム・セルで実行する場合。対応する不 御発性メモリ・セルで同様のしきい値電圧測定動作を実 行することができる。その場合、アナログ・タイム・セ ルからの測定しきい値電圧と照らし合わせて比較するた めに、不揮発性メモリ・セルからの測定しきい値電圧を 基準として使用することができる。

【0201】次に図37ないし図38を参照すると、こ のプロック図は、本発明の一実施形態によるプログラミ 10 ング装置と感知装置と制時装置との関係を示している。 測時装置はPCSFETすなわちアナログ・タイム・セ ルを含み、これは図27ないし図33に関連して前述し たものと同様のプログラミングFGFETと感知FGF ETとの組合せである。

【0202】システム450は、無電池無発振器電子測 時装置454に接続された初期設定装置452を示し、 次にこの測時装置は感知装置456に接続されている。 これらの装置はすべて同じシステム内に位置することは 異なるシステム、製品、コンボーネント、その他の装置 内に物理的に位置することも可能である。たとえば、本 発明の測時装置は、初期設定装置391を使用して発行 機関が初期設定する無電池スマート、カード内に位置す る場合もある。消費者は、それが経過期間を監視してい る間、スマート・カードを所持し、小売商にスマート・ カードを提示することができる。その場合、感知装置を 含む小売商のデータ処理システムは、様々なビジネス上 の理由からスマート・カードの経過期間を決定すること ができる。

【0203】プログラミング装置回路および感知装置回 路の多くは携帯用装置上に実施することができる。この タイプの配置により、前述のようにプログラミング・プ ロセスと測定プロセスが循環する、正確なプログラミン グ動作が可能になる。しかし、追加同路によりスマート ・カードの製造コストが増大し、他の商売上の考慮事項 が存在する場合もある。スマート・カードはこのような 追加回路を含むことができるが、スマート・カードが電 池を含むかどうかにかかわらず、タイム・セルは依然と して無電力または無電池動作を対象とすることに留意さ 40 れたい。

【0204】初期設定装置452は、プログラミング・ コマンドを受け取って、プログラミング動作(図示せ ず) に関する状況を送るプログラミング・ユニット45 8を含む。プログラミング・ユニット458は、アナロ グ・タイム・セル460が電圧V.c. V.s. V.c.として 受け取るプログラミング電圧P.、P.、P.をアサート するととにより、プログラミング動作を制御する。アナ ログ・タイム・セルは、プログラミング動作中に電荷を 受け取る共通フローティング・ゲートともに、プログラ 50 のタイム・セルに固有の記憶済みバラメータを参照せず

ミングFGFETと感知FGFETとの組合せを含む。 プログラミング動作が完了すると、アナログ・タイム・ セルは時間の経過につれてその落積電荷を放電する。 【0205】その後のある時点で、アナログ・タイム・ セル460を含む測時装置は感知装置456に結合さ れ、感知装置は電荷損失感知FGFETの端子V。。 V so、Vssに結合する電圧S1、S1、S1を有する。次に 感知装置456は感知動作を開始するかまたは経過時間 要求コマンドを待つことができる。タイム・セルのフロ ーティング・ゲート内の電荷が時間の経過につれて減少 するにつれて、感知FGFETのしきい値電圧応答も減 少する。時間検出ユニット462はしきい値電圧センサ ・ユニット464を制御し、このユニットは 図33に 関連して前述したようにおそらくしきい植電圧検出向路 を使用して、タイム・セルの現行しきい値電圧を間接的 に決定する。次に、決定したしきい値電圧に対応する推 定経過時間量は電圧/時間変換器ユニット468により 計算され、その経過時間は何らかの方法で処理されるか またはリクエスタに返される。タイムスタンプ、経過秒 可能であるが、アプリケーションによっては、各装置が 20 数またはその他の時間単位、または経過時間が選択した 時間値より大きいかどうかを示す単純なブール値など、 様々な形式を使用して経過時間値を報告することができ

> 【0206】図38は図37と同様のものである。図3 8は、同一要素に関連する同一参照番号により、図37 のシステム450と同様のシステム470を示してい る。また、図38は測時装置上の任意選択のタイム・セ ル・パラメータ・メモリ472も含む。

【0207】図33に関連して前述したように、時間観 30 測を行ったときに、アナログ・タイム・セルの現行状態 を経過時間にマッピングしなければならない。計算を適 切に実行するために、電圧/時間変換器ユニットは、そ の消失関数束たは放置関数とプログラミング動作中に共 通フローティング・ゲートに蓄積した初期電荷量、また はそれと同等に、しきい値電圧消失関数と初期しきい値 電圧など、タイム・セルの動作能力に関する知識を持っ ていなければならない。電荷量によって消失関数の形式 は変更されないが消失関数の初期条件または開始点は変 更されるので、タイム・セルの消失関数を記述するパラ メータとともに、初期しきい値電圧を把握している必要 がある。

【0208】 駅知装置または装取装置が経過時間を決定 するために必要な情報を入手できる方法は多数存在す る。第一に、アナログ・タイム・セルが特定の設計で製 造され、特定の時間量について特定の方法でプログラミ ングされたと感知装置が想定できるように アナログ・ タイム・セルとそのプログラミング動作を標準化するこ とかできる。とのシナリオでは、感知装置は観測しきい 値電圧値を経過時間に直接変換する。感知装置は、特定 に値を変換するよう構築することができる。

[0203] 第二に、アナログ・タイム・セルが初期設定された後、プログラミング装配はアクセス可能なデータベースに初期設定情報を記憶し、感知装置はそれを読み取って、その穀割結果に相関させた情報を獲得する。初期設定情報は、タイム・セルがプログラミングされた時間量と、所与のタイプのタイム・セルについてプログラミング時間を経過時間に相関させるルックアップ・テーブルとを含むてともできる。

【0210】第三に、感知装置がこのような情報を使用 10 可能な状態で持っていると予想し、それにより、プログ ラミング装置と感知装置が何らかの方法でネットワーク 化されていると暗示するのではなく、プログラミング動 作中にプログラミング・ユニットによってタイム・セル パラメータ不揮発性メモリ470に動作パラメータを 記憶する。動作パラメータはほとんどなく、少量の安価 な不嫌発性メモリを必要とするので、このようなパラメ ータ値は非常に容易に記憶することができる。パラメー タとしては、プログラミング動作が完了した時間から構 成されるタイムスタンプ、タイム・セルの製造業者の識 20 別子、タイム・セルのタイプの識別子、タイム・セルが 周守する業界標準の識別子、観測しきい値電圧をいくつ かの時間単位に相関させるルックアップ・テーブル(感 知回路がタイム・セルと同じ装置上にない場合)、観測 検出回路出力値をいくつかの時間単位に相関させるルッ クアップ・テーブル(感知问路または検出问路がタイム ・セルと同じ装置上にある場合)、バラメータ・メモリ に記憶された時間単位のタイプの識別子などのデータ項 目の1つまたは複数を含むことができる。当然のことな がら、タイム・セルに関連して他の動作バラメータを記 30 憶することもできる。バラメータ自体のフォーマット は、これらの装置の様々な製造業者が相互運用性を保証 できるように標準を固守する場合もある。

【0211】2進タイム・セルに関して耐速したよう
に、複数のタイム・セルを削時装置として使用するとい
う概念はアナログ・タイム・セルにも適用可能であること
とに留塞されたい。この実施形態では、14個のアナログ
・タイム・セルで14個の参加動作を実行するが、その1 組のうちの名アナログ・タイム・セルは、それがブログ
ラミングされた後の所定の期間内にそのPCSFETの
40しきい値電圧を所定の値まで低減するよう設計されてい
る。名アナログ・タイム・セルのしきい値電圧の間接観
測を使用して、名アナログ・タイム・セルの経過時間値
を決定することができる。

【0212】その1組のタイム・セルのうちの名アナロ グ・タイム・セルは、その1組のうちの他のタイム・セ ルからの固角の放電関数を所有することができる。別法 として、その1組のタイム・セルのうちのすべてのアナ ログ・タイム・セルが同一の放電||数を所有することも できる、各タイム・セルを同じょうに標準するの必はな く、各タイム・セルの初期条件が変化するので1組のタ イム・セル金体にわたる放電制製もそれぞれ異なる可能 性があることに信意されたい。たとえば、1組の同一ア ナログ・タイム・セルを種々の長さの時間の間、プログ ラミングすることができ、それにより、それぞれ異なる 初期電荷量と、短期間または長期間を測定するためのぞ れぞれ異なる能力を各タイム・セルにもたらすことにな る。

54

【0213】様々な理由により、単一測時装置内で複数 のアナログ・タイム・セルを使用することができる。一 例として、タイム・セルは、それぞれの経過時間測定機 能において、あるタイプの冗長性またはエラー検査を提 供するものと見なすことができる。その測時装置に関す る最終的な報告経過時間値を求めるために 各アナログ タイム・セルからの計算経過時間値を統計的に合成、 たとえば、平均化することができる。冗長セットとして 使用するタイム・セルの数および経過時間の肯定的判定 に必要なタイム・セルの数は様々になる可能性がある。 【0214】もう1つの例として、各アナログ・タイム ・セルは、種々の開始時間で種々の目的のために種々の データ処理システムによってプログラミングまたは初期 設定することができる。タイム・セル・アレイは、種々 の期間または種々の「タイム・セット」を監視すること ができる。タイム・セットの最大数は、タイム・セル・ アレイ内のアナログ・タイム・セルの数と、タイム・セ ルが複数通りの期間を測定するよう構築される方法に依 存することになる。この測時装置は、特定のタイム・セ ットがすでに使用中であるかどうかを示し、特定のタイ ム・セットを「所有する」データ処理システムを識別す る情報を記憶するための使用インジケータも記憶するこ とができる。

【0215】次に図39ないし図41を参照すると、ア ナログ・タイム・セルとして使用すべきプログラム可能 電荷損失感知FGFETの他の実施形態の記号表現が示 されている。図39の単一FGFETは、コントロール ·ゲート490と、ソース492と、ドレイン494 と、フローティング・ゲート496と、結合ゲート49 8とを有する。図39に示すPCSFETは図27ない し図33に関連して前述したPCSFETと同様のもの であるが、大きいフローティング・ゲートを備えた単一 FGFETがプログラミングFGFETと電荷損失感知 FGFETの両方に取って代わっている。図40は、図 29に閉連して前述したプロセスと同様のプログラミン グ・プロセス中にPCSFETに印加される電圧Vcc、 Ves. Vecを示している。図41は、図30に関連して 前述したプロセスと同様の電荷損失感知プロセス中にP CSFETに印加される電圧V.。、V.c、V.cを示して いる。

ログ・タイム・セルか同一の放電開数を所有することも 【0216】次に図42を参照すると、同図は、本発明できる。各タイム・セルを同じように構築する必要はな 50 の一実施形態による結合ゲートを備えたPCSFETを

含む物理装置を示している。図42は、図39ないし図 4.1 に示すものと同様の物理的なPCSFET装置の平 而図を示している。図42に示す装置の物理的寸法およ び動作は図31に示す装置と同様であるが、図31に示 すプログラミングFGFETと電荷損失感知FGFET によって実行されるプログラミング動作と感知動作の両 方を単一フローティング・ゲート・トランジスタで実行 する.

【0217】図42に示すアナログ・タイム・セルは、 図3] のタイム・セルと比較した場合、プログラミング 10 けになっている。 プロセスと感知プロセスを同じトランジスタによって 実行しなければならないという欠点を有する。CHE注 入など、プログラミング・プロセス中に所望の速度およ び効率を得るために、そのトランジスタは特定の物理的 特性を備えていなければならない。また、感知プロセス 中に所望の動作特性を得るために、そのトランジスタは 特定の物理的特性を備えていなければならない。種々の 仟務を備えた別々のトランジスタを構築する方が容易な ほど、種々の物理的要件が競合する場合もある。しか し、図42に示すアナログ・タイム・セルは、図31に 20 ィジタルおよびアナログ通信リンクなどの伝送タイプの 示すアナログ・タイム・セルより小さく、構築すべき要 素が少ないという利点を有する。

【0218】結論、

ト記で提供する本発明の詳細な説明を考慮すると、本発 明の利点は明らかになるはずである。単純な電子測時装 置は静電砂時計として作用する。一般に、絶縁された電 荷蓄積素子が充電され、それにより、その絶縁材外部の 点に対する既知の電位を電荷蓄積素子に与える。次に電 荷蓄積素子は、ある期間の経過につれて、何らかのタイ プの物理的プロセスによってその絶縁材を通して静電荷 30 能にするための回路とを含む測時装置。 を放電し、それにより、電荷蓄積素子の電位が低下す る。所与の時点で、直接的または間接的に電荷蓄積素子 の電位を観測する。電荷蓄積素子の開始電位、所与の時 点での観測電位、電荷蓄積素子の電荷放電率を把握する ことにより、所与の時点に関する経過期間を決定するこ とができる。

【0219】本発明は、電池あるいはACまたはDC電 源などの連続エネルギー源なしに電子時間測定を可能に する。そのうえ、本発明は、発振器、発振回路、ビート またはパルス・カウンタ、その他のタイプの電気タイム 40 ・ベース発振器なしに電子時間測定を可能にする。ま た、本発明の測時装置は、外部から知覚可能なインジケ ータまたはディスプレイなしで動作するが、その場合、 人間は測時装置が測定した経過期間のインジケータを直 接観測し解釈することができない。しかし、この測時装 置は、計時物質または装置の表示が不要な多くのアプリ ケーションまたは製品には有用である。

【0220】また、本発明は、他のタイプの電子クロッ クを上回る多くの物理的利点も有する。化学電池は、潜 在的に薬品漏れや廃棄処分の危険性がある。電池は、特 50 理するためのプログラミング要求処理コニットをさらに

にそれが付随する電子回路の耐用寿命に比べ、貯蔵寿命 が短い傾向がある。また、電池は、それが接続される電 子回路より数倍大きい場合があり、それにより、電子装 置に対して設計上の制限が加えられることになる。対照 的に、本発明は、気密密閉され、極端な温度や極端な放 射線を除き、外部の物理的影響に対して本質的に鈍懸な 小型の計時装置を提供する。サイズが小さく、製作が簡 単で、ユニット・コストが低いことが、多くのアプリケ ーションで使用するための実質的な物理的経済的動機付

【0221】完全に機能するデータ処理システムに関連 して本発明を説明してきたが、当業者であれば、その配 布を実施するために実際に使用する信号伝達媒体の特定 のタイプにかかわらず、本発明のプロセスがコンピュー タ可読媒体内の命令の形およびその他の様々な形式で配 布可能であることが分かることに留意されたい。コンピ ュータ可読媒体の例としては、EPROM、ROM、テ ープ、紙、フロッピー (R) ディスク、ハード・ディス ク・ドライブ、RAM、CD-ROMなどの媒体と、デ 媒体を含む。

[0222] まとめとして、本発明の構成に関して以下 の事項を閉示する。

【0223】(1)プログラミング動作前に実質放電状 態を有し、前記プログラミング動作後に被制御放電状態 を有し、前記プログラミング動作後に前記プログラミン グ動作後の所定の期間内に前記被制御放電状態から前記 実質放電状態に移行するタイム・セルと、前記タイム・ セルに接続され、前記タイム・セルの状態の読取りを可

- (2) 前記所定の期間の長さが、前記プログラミング動 作後の前記タイム・セルの初期条件によって変化する。 上記(1)に記載の測時装置。
- (3) タイム・セルのアレイをさらに含む、上記(1) に記載の測時装置。
- (4) 前記タイム・セルのアレイ内の少なくとも1つの タイム・セルが、前記タイム・セルのアレイ内の他のタ イム・セルの所定の期間とは異なる所定の期間を有す る、上記(3)に記載の測時装置。
- (5) 前記タイム・セルのアレイ内の少なくとも2つの タイム・セルが、実質的に同一の所定の期間を有する、 上記(3)に記載の測時装置。
 - (6) 前記タイム・セルのアレイ内の1つまたは複数の タイム・セルを初期設定することにより前記タイム・セ ルのアレイを制御するためのタイム・セル・インタフェ ース・ユニットをさらに含む、上記(3)に記載の側時 装置。
 - (7) 前記タイム・セルのアレイ内の1つまたは複数の タイム・セルを設定するためのプログラミング要求を処

含む、上記(3)に記載の測時装置。

- (8) 測時装置を使用するための方法であって、前記方 法が、タイム・セルをプログラミングするステップであ って、前記タイム・セルがプログラミング動作前に実質 放電状態を有し、前記プログラミング動作後に被制御放 電状態を有するステップと、前記タイム・セルを放電す るステップであって、前記タイム・セルが前記プログラ ミング動作後に前記プログラミング動作後の所定の期間 内に前記被制御放電状態から前記実質放電状態に移行す るステップとを含む方法。
- (9) 前記所定の期間の長さが、前記ブログラミング動 作後の前記タイム・セルの初期条件によって変化する。 上記(8) に記載の方法。
- (10) タイム・セルのアレイ内の少なくとも1つのタ イム・セルをプログラミングするステップをさらに全 む、上記(8)に記載の方法。
- (11)前記タイム・セルのアレイ内の1つまたは複数 のタイム・セルを初期設定することにより、タイム・セ ル・インタフェース・ユニットによって前記タイム・セ ルのアレイを制御するステップをさらに含む、上記(1 20 装置内で非時間測定状態を維持するための維持手段と、 0) に記載の方法。
- (12) 前記タイム・セルのアレイ内の1つまたは複数 のタイム・セルを設定するためのプログラミング要求を 処理するステップをさらに含む、上記(10)に記載の 方法。
- (13) 測時装置を使用するためにデータ処理システム で使用するためのコンピュータ可読媒体上のコンピュー タ・プログラム製品であって、前記コンピュータ・プロ グラム製品が 前記測時装置を初期設定するためのプロ をプログラミングするための命令であって、前記タイム ・セルがプログラミング動作前に実質放電状態を有し、 前記プログラミング動作後に被制御放電状態を有し、前 記タイム・セルが前記プログラミング動作後に前記プロ グラミング動作後の所定の期間内に前記被制御放電状態 から前記実質放電状態に移行する命令とを含むコンピュ ータ・プログラム製品。
- (14) 前記所定の期間の長さが、前記プログラミング 動作後の前記タイム・セルの初期条件によって変化す る、上記(13)に記載のコンピュータ・プログラム製 40 ш.,
- (15) タイム・セルのアレイ内の少なくとも1つのタ イム・セルをプログラミングするための命令をさらに含 む、上記(13)に記載のコンピュータ・プログラム製
- (16) 前記タイム・セルのアレイ内の1つまたは複数 のタイム・セルを初期設定するかまたは読み取ることに より、タイム・セル・インタフェース・ユニットによっ て前記タイム・セルのアレイを制御するための命令をさ らに含む、上記(15)に記載のコンピュータ・プログ 50 内部媒体を実質的に取り囲み、前記絶縁材が、前記絶縁

ラム製品。

(17) 前記タイム・セルのアレイ内の1つまたは複数 のタイム・セルを設定するためのプログラミング要求を 処理するための命令をさらに含む、上記 (15) に記載 のコンピュータ・プログラム製品。

58

- (18) メモリ・セルがプログラミング動作前に安定メ モリ状態を有する第1の動作モードと、前記メモリ・セ ルが、前記安定メモリ状態から非安定メモリ状態に移行 するようプログラミングされる第2の動作モードと、前 10 記メモリ・セルが前記第2の動作モード後に非安定メモ リ状態を有する第3の動作モードと、前記メモリ・セル が所定の期間内に前記非安定メモリ状態から前記安定メ モリ状態に移行する第4の動作モードと、前記メモリ・ セルか前記所定の期間後に安定メモリ状態を有する第5 の動作モードとを含む測時装置。
 - (19) 前記所定の期間の長さが、前記第2の動作モー ド後の前記メモリ・セルの初期条件によって変化する、 上記(18)に記載の測時装置。
- (20) 瀏時装置内にエネルギーを入力せずに前記測時 前記測時装置内の電荷蓄積素子で静電荷を受け取って蓄 積することにより、前記非時間測定状態から時間測定状 態に変更するための変更手段であって、前記電荷蓄積素 子が静電荷を蓄積するための内部媒体と、前記内部媒体 を絶縁するために前記内部媒体を実質的に取り囲む絶縁 材とを含む変更手段と、前記時間測定状態への変更後の 所定の期間内に所定のレベルの電位まで前記電荷蓄積素 子内の蓄積静電荷を放電するととにより、前記測時装置 内にエネルギーを入力せずに前記時間測定状態から前記 グラミング要求を受け取るための命令と、タイム・セル 30 非時間測定状態に移行するための移行手段とを含む測時
 - (21) 測時装置を使用するための方法であって、前記 方法が、前記測時装置内にエネルギーを入力せずに前記 測時装置内で非時間測定状態を維持するステップと、前 記測時装置内の電荷蓄積素子で静電荷を受け取って蓄積 するととにより、前記非時間測定状態から時間測定状態 に変更するステップであって、前記電荷蓄積素子が静電 荷を蓄積するための内部媒体と、前記内部媒体を絶縁す るために前記内部媒体を実質的に取り囲む絶縁材とを含 むステップと、前記時間測定状態への変更後の所定の期 間内に所定のレベルの電位まで前記電荷蓄積素子内の蓄 積静電荷を放電することにより、前記測時装置内にエネ ルギーを入力せずに前記時間測定状態から前記非時間測 定状態に移行するステップと、前記電荷蓄積素子の現行 状態を検出して経過時間を決定するステップとを含む方 注.
 - (22) 静電荷を蓄積するための内部媒体と、前記内部 媒体を絶縁するための絶縁材であって、前記内部媒体と 前記絶縁材が電荷蓄積素子を形成し、前記絶縁材が前記

(31)

材を通る静電荷で前記内部媒体を充電するための充電ブ ロセスを可能にする物理的性質を有し、前記絶縁材が、 前記絶縁材を通って前記内部媒体から蓄積静電荷を放電 するための放電プロセスを可能にする物理的性質を有 し、前記絶縁材が、前記放電プロセスでの放電率に影響 する1つまたは複数の物理的性質を有し、前記放電ブロ セスが所定の放電率で蓄積静電荷を放電するように前記 絶縁材の少なくとも1つの物理的性質が選択されている 絶縁材とを含む測時装置。

- (23) 前記所定の放電率が時間に関して非線形であ る、上記(22)に記載の測時装置。
- (24) 前記放電プロセスがファウラ・ノルトハイム・ トンネル効果である、上記(22)に記載の測時装置。
- (25) 前記充電プロセスがチャネル・ホット電子注入 である。上記(22)に記載の測時装置。
- (26) 前記絶縁材を通って前記内部媒体内に電荷を注 入するための電荷注入器をさらに含む、上記(22)に 記載の測時装置。
- (27) 前記電荷注入器を操作することにより前記電荷 ユニットをさらに含む、上記(26)に記載の測時装
- (28) 前記電荷蓄積素子をプログラミングするための 要求を処理するための要求処理ユニットをさらに含む、 上記(27)に記載の測時装置。
- (29) 前記電荷蓄積素子のプログラミングから状況を 生成するための状況生成ユニットをさらに含む、上記 (27) に記載の測時装置。
- (30) 前記電荷蓄積素子がフローティング・ゲート電 界効果トランジスタ内のフローティング・ゲートであ る、上記(22)に記載の測時装置。
- (31) 測時装置を使用するための方法であって、前記 方法が、電荷蓄積素子内に静電荷を蓄積することにより 前記電荷蓄積素子をプログラミングするステップであっ て 前記電荷蓄積素子が静電荷を蓄積するための内部媒 体と、前記内部媒体を絶縁するための絶縁材とを含み、 前記絶縁材が前記内部媒体を実質的に取り囲み、前記絶 縁材が、前記絶縁材を通る静電荷で前記内部媒体を充電 するための充電プロセスを可能にする物理的性質を有 し、前記絶縁材が、前記絶縁材を通って前記内部媒体か 40 を含む測時装置。 ら蓄積静電荷を放電するための放電プロセスを可能にす る物理的性質を有し、前記絶縁材が、前記放電プロセス での放電率に影響する1つまたは複数の物理的性質を有 し、前記放電プロセスが所定の放電率で蓄積静電荷を放 電するように前記絶縁材の少なくとも1つの物理的性質 が選択されているステップと、前記電荷蓄積素子から前 記蓄精静電荷を放電するためのステップとを含む方法。
- (32) 前記絶縁材を通って前記内部媒体内に電荷を注 入することにより前記電荷蓄積素子をプログラミングす

- (33) 前記電荷蓄積素子をプログラミングするための 要求を処理するステップをさらに含む、上記(31)に
- (34) 前記電荷蓄積素子をプログラミングしようと試 みた後に状況を生成するステップをさらに含む、上記 (31) に記載の方法。
- (35) 前記電荷蓄積素子がフローティング・ゲート電 界効果トランジスタ内のフローティング・ゲートであ る、上記(31)に記載の方法。
- (36) 半導体基板と、ソース領域と、ドレイン領域 10 と、前記ソース領域と前記ドレイン領域との間のチャネ ル領域と、コントロール・ゲートと、前記コントロール ゲートと前記チャネル領域との間のフローティング・ ゲートと、前記フローティング・ゲートを実質的に取り 囲む絶縁材を含む絶縁領域であって、前記絶縁領域が放 電プロセスにより前記フローティング・ゲートに蓄積さ れた静電荷を放電するためのトンネル領域を含み、前記 トンネル領域が前記放電プロセスでの放電率に影響する 1 つまたは複数の物理的性質を有し、前記放電プロセス 蓄積素子をプログラミングするためのプログラミング・ 20 が所定の速度で蓄積静電荷を放電するように前記トンネ ル領域の少なくとも1つの物理的性質が選択されている 絶縁領域とを含む測時装置。
 - (37) 前記トンネル領域が前記フローティング・ゲー トと前記チャネル領域との間にある、上記(36)に記 載の測時装置。
 - (38) 前記トンネル領域の選択した物理的性質が、前 記絶縁材の選択した厚さを含む、上記(36)に記載の 测時装置。
 - (39) 前記トンネル領域の前記選択した厚さが7ナノ
 - 30 メートル未満である、上記(38)に記載の測時装置。 (40) フローティング・ゲートを含むフローティング ・ゲート電界効果トランジスタと、前記フローティング ・ゲートに隣接する絶縁材の絶縁領域であって、前記フ ローティング・ゲート内に蓄積された静電荷を放電する 前電プロセスの前電空が前記絶縁領域の厚さに反比例 し、前記フローティング・ゲート電界効果トランジスタ のしきい値電圧が前記フローティング・ゲートのプログ ラミング後の所定の期間内に所定のしきい値電圧に到達 するように前記絶縁領域の厚さが選択される絶縁領域と
 - (41) 前記所定の期間の長さが、前記フローティング ゲートのプログラミング後の前記フローティング・ゲ ート電界効果トランジスタの初期しきい値電圧によって 変化する、上記(40)に記載の測時装置。
- (42) 測時装置を使用するための方法であって、前記 方法が、フローティング・ゲート需要効果トランジスタ をプログラミングするステップであって、前記フローテ ィング・ゲート電界効果トランジスタがフローティング ゲートと、前記フローティング・ゲートに隣接する絶 るステップをさらに含む、上記(31)に記載の方法。 50 縁材の絶縁領域とを含むステップと、前記フローティン

グ・ゲートを放電するステップであって、前記プログラ ム式フローティング・ゲート内に蓄積された静電荷を放 電する放電プロセスの放電率が前記絶縁領域の厚さに反 比例し、前記フローティング・ゲート電界効果トランジ スタのしきい値電圧が前記フローティング・ゲートのブ ログラミング後の所定の期間内に所定のしきい値電圧に 到達するように前記絶縁領域の厚さが選択されるステッ プとを含む方法。

(43) 前記所定の期間の長さか、前記フローティング ゲートのプログラミング後の前記フローティング・ゲ 10 ート電界効果トランジスタの初期しきい値電圧によって 変化する、上記(42)に記載の方法。

(44) 測時装置を使用するためにデータ処理システム で使用するためのコンピュータ可慧媒体上のコンピュー タ・プログラム製品であって、前記コンピュータ・プロ グラム製品が、フローティング・ゲート電界効果トラン ジスタをプログラミングするための命令であって、前記 フローティング・ゲート電界効果トランジスタがフロー ティング・ゲートと、前記フローティング・ゲートに隣 ローティング・ゲート内に蓄積された静電荷を放電する 放電プロセスの放電率が前記絶縁領域の厚さに反比例 し、前記フローティング・ゲート電界効果トランジスタ のしきい値電圧が前記フローティング・ゲートのプログ ラミング後の所定の期間内に所定のしきい値電圧に到達 するように前記絶縁領域の厚さが選択される命令と、前 記フローティング・ゲート電界効果トランジスタで読取 り動作を実行して、前記フローティング・ゲート電界効 果トランジスタが前記所定のしきい値電圧に到達してい るかどうかに基づいて、前記所定の期間が経過したかど 30 すスプレッドシート・モデルおよびグラフである。 うかを判定するための命令とを含むコンピュータ・プロ グラム製品。

(45)前記所定の期間の長さが、前記フローティング ゲートのプログラミング後の前記フローティング・ゲ ート電界効果トランジスタの初期しきい値電圧によって 変化する、上記(44)に記載のコンピュータ・プログ ラム製品。

(46) 2 進タイム・セルと、前記2 進タイム・セルの 状態を改変するかまたは読み取ることができるようにす るための回路とを含む製品。

(47)前記2進タイム・セルがプログラミング動作前 に実質放電状態を有し、前記プログラミング動作後に被 制御放電状態を有し、前記2進タイム・セルが前記プロ グラミング動作後に前記プログラミング動作後の所定の 期間内に前記被制御放電状態から前記実質放電状態に移 行する、上記(46)に記載の製品。

- (48)前記製品がスマート・カードである、上記(4 6) に記載の製品。
- (49) 前記製品を読取装置またはプログラミング装置 に結合するための結合手段をさらに含む、上記(46) 50 【図15】トンネル酸化物が薄くなっているタイム・セ

に記載の製品。

(50) 前記2 進タイム・セルがプログラミングされて から所定の期間が経過したかどうかを判定するための時 間決定手段をさらに含む、上記(46)に記載の製品。 【図面の簡単な説明】

62

[図1] 典型的なフローティング・ゲート電界効果トラ ンジスタとして実施された電荷蓄積素子を含む典型的な 不揮発性メモリ・セルを示す図である。

【図2】FGFETの記号表現を示す図である。

【図3】n型フローティング・ゲート電界効果トランジ スタのプログラム式フローティング・ゲートがしきい値 電圧に及ぼす影響を示す図である。

【図4】n型フローティング・ゲート電界効果トランジ スタのプログラム式フローティング・ゲートがしきい値 電圧に及ぼす影響を示す図である。

【図5】従来の寸法および幾何形状を有する不揮発性メ モリ・セルの長期間にわたるしきい値電圧保持特性を示 すスプレッドシート・モデルおよびグラフである。

【図6】従来の寸法および幾何形状を有する不揮発性メ 接する絶縁材の絶縁領域とを含み、前記プログラム式フ 20 モリ・セルの長期間にわたるしきい値電圧保持特性を示

すスプレッドシート・モデルおよびグラフである。 【図7】従来の寸法および幾何形状を有する不揮発性メ モリ・セルの長期間にわたるしきい値電圧保持特性を示

すスプレッドシート・モデルおよびクラフである. 【図8】従来の寸法および幾何形状を有する不揮発性メ モリ・セルの長期間にわたるしきい値電圧保持特性を示

すスプレッドシート・モデルおよびグラフである。 【図9】従来の寸法および幾何形状を有する不揮発性メ モリ・セルの長期間にわたるしきい値電圧保持特性を示

【図10】従来の寸法および幾何形状を有する不揮発性 メモリ・セルの長期間にわたるしきい値電圧保持特性を 示すスプレッドシート・モデルおよびグラフである。

【図11】そのプログラム式フローティング・ゲートが その電荷を失うときのn型フローティング・ゲート電界 効果トランジスタのしきい値電圧の変化を示す、1組の しきい値電圧応答グラフを示す図である。

【図12】トンネル酸化物が薄くなっているタイム・セ ル内のn型フローティング・ゲート電界効果トランジス 40 夕のしきい値電圧保持特性を示すスプレッドシート・モ デルおよびグラフである。

【図13】トンネル酸化物が薄くなっているタイム・セ ル内のn型フローティング・ゲート電界効果トランジス タのしきい値電圧保持特性を示すスプレッドシート・モ デルおよびグラフである。

【図14】トンネル酸化物が薄くなっているタイム・セ ル内のn型フローティング・ゲート電界効果トランジス タのしきい値電圧保持特性を示すスプレッドシート・モ デルおよびグラフである。

ル内のn型フローティング・ゲート電界効果トランジス タのしきい値電圧保持特性を示すスプレッドシート・モ デルおよびグラフである。

【図16】トンネル酸化物が薄くなっているタイム・セ ル内のn型フローティング・ゲート電界効果トランジス タのしきい値電圧保持特性を示すスプレッドシート・モ デルおよびグラフである。

【図17】トンネル酸化物が薄くなっているタイム・セ ル内のn型フローティング・ゲート電界効果トランジス すのしきい値電圧保持特性を示すスプレッドシート・モ 10 流が変化する様子を示すグラフである。 デルおよびグラフである。

【図18】本発明の一実施形態による測時装置として使 用可能な絶縁された電荷蓄積素子を示す図である。

【図19】本発明による測時装置を使用するコンピュー タまたは電子装置内で実行可能な単純なプロセスを示す 図である。

【図20】本発明による測時装置を使用するコンピュー タまたは電子装置内で実行可能な単純なプロセスを示す

ルを示す図である。

【図22】複数組のタイム・セルに分割されたタイム・ セルのアレイを示す図である。

【図23】複数の期間を測定するためのタイム・セルの アレイを示す図である。

【図24】本発明とともに使用可能なスマート・カード の図形描写である。

【図25】本発明のタイム・セル・アレイとともに使用 可能なスマート・カード内のハードウェア・コンボーネ ントを示す図である。

【図26】本発明の一実施形態によるプログラミング装 置と感知装置と測時装置との関係を示す図である。

【図27】共通フローティング・ゲートとともにプログ ラミングFGFETと電荷損失感知FGFETを示す。 本発明の一実施形態の記号表現である。

【図28】共通フローティング・ゲートとともにプログ ラミングFGFETと電荷損失感知FGFETを示す。 本発明の一実施形態の記号表現である。

【図29】 プログラミング動作中に装置の様々な端子に 印加される電圧を示す図である。

【図30】本発明の一実施形態による装置の感知動作中 に様々な端子に印加される電圧を示す図である。

【図31】本発明の一実施形態による結合ゲートと協力 して共通フローティング・ゲートにより電荷損失感知F GFETに結合されたプログラミングFGFETを含む 物理装置を示す図である。

【図32】本発明の一実施形態によるプログラム可能電

64 荷損失感知FGFETの共通フローティング・ゲートと 結合ゲートとの位置関係を示す簡略断面図である。

「図33】本発明の一実施形態によるしきい値電圧検出 回路を示す回路圏である。

[図34]監視期間中にPCSFET内の電圧および電 流が変化する様子を示すグラフである。

[図35] 監視期間中にPCSFET内の電圧および電 流が変化する様子を示すグラフである。

「図361 監視期間中にPCSFET内の電圧および電

【図37】本発明の一実施形態によるプログラミング装 置と感知装置と測時装置との関係を示すブロック図であ

「図38】本発明の一実施形態によるプログラミング装 置と感知装置と測時装置との関係を示すブロック図であ

【図39】アナログ・タイム・セルとして使用すべきプ ログラム可能電荷損失感知FGFETの他の実施形態の 記号表現である。

【図21】本発明の一実施形態による1組のタイム・セ 20 【図40】アナログ・タイム・セルとして使用すべきプ ログラム可能電荷損失感知FGFETの他の実施形態の 記号表現である。

> 【図41】アナログ・タイム・セルとして使用すべきプ ログラム可能電荷損失感知FGFFTの他の実施形態の 記号表現である。

> 【図42】本発明の一実施形態による結合ゲートを備え たPCSFETを含む物理装置を示す図である。

【符号の説明】

200 システム

30 202 プログラミング・ユニット

204 電源A

206 プログラミング要求信号

208 電荷発生器 210 充電プロセス

212 プログラミング状況信号

220 絶縁材

222 電荷蓄積素子

224 帯電能力を備えた内部媒体

226 放電プロセス

40 228 電界


230 時間検出ユニット 232 電源B

234 時間測定要求信号

236 静電検出器

238 蓄位/時間変換器

240 経過時間信号






[図5]

```
nvメモリ・セル保持特性の計算
                                                               0, C · m0, kg kb, J/K h, J·s hb, J·s
1,6022E-019 9,1095E-031 1,38062E-023 6,62617E-034 1.054588E-034
                                                                                                                                                                                                                                                                                                                                                                                                                                                                 31536000
                                                                                                                                                                                                                                                                                                                                                                                                                                                                      1,89E+008
                                                                                                                                                                                      mr.有效質量比
3.9 ^=
                                                     b0,eV(/11) 7) c1
                                                                                                                                                                                                                                                                                                                                                              T. K度
                                                                                                                                                                                                                                                                                                                                                                                                                                                                    2.84E+017
                                                                                                                                                                                                                                                                                                                                                                                                                                                                 3.76E+006
4.73E+008
9.08E+009
6.62E+008
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   12年15年19年
                                                     C b
1.0630E-008 2,3854E+008
                                                                                                                                                                                                                                                                                                                                                                                                                                                                    6.62E+008 21年
7.57E+008 24年
8.51E+008 27年
                                                                                                                                                 Lig um
Wig um
Hig um
Wrx um
Trunox A
                                                                                         0.6000
                                                                           1000,0000
0,0900
0,5000
    Tone A
Tswex A
                                                                                                        190
                                                                                                        300
  Tswex A
Xid um
Xis um
Ainj um2
Cite if
Cits if
Cite if
City if
                                                                                         0.0500
0.3500
                                                                           0.0438
                                                                                         0.4313
                                                                                         0.1078
                                                                           109C.8295
C.9988
                                                                                            0.000
                                                                                                   0.90
    Verase
Vig,ini
                                                                                                      -5.00
                                                                                                      n m
                                                                        3.76E+016
    S
                                                                        1.27E+011
```

[図6]






[図7]

	nv v	モリ・セル保持特性	tの計算				
	114.5	C) C) Kining	Tobbia				
						彩数	MR (c)
		6, kg kb, J/K . 9.1895F-03.1 1,38062E-0	h, J-s 23 6.62617E-	ht, J⋅s		50	1 37
	1.6022E-019	9.1095E-031 1.38052E-0	23 6.626) /E-	W4		3600	1 59/70
		mr.有効質量	**	T. K#		86400	1 0
	b0,eV(/パリア) 21			1, 142		604800	1 3010
	2.9	3.9).5		300	2592000	1.8月
	с ь					*******************	1年
	1.0630E-006	2.3854E+008				*************	15年
						********	32 FF
Lip um	0.6000						
Wigun		フローティング・ゲー	ト・デバイスのテャ	ンネル機			
Hipun		フローティング・ゲー	ト・ポリシリコン制	本の罪さ			
Wrx un			トガオーバーラップ	「る26いトレンテ分	雑の傷		
Trunex		トンネル機化物厚さ					
Tono A		容量給合のためのフロー	ーティング・ゲート	とコントロール・ゲ	-150	の別化物・変化物・操化物性	直体の 至る
Tawox			ーティング・ゲート	ヒコントロール・ゲ	- I F OE	の発盤強化物の浮さ	
XId um		フローティング・ゲー	MOSFETT: SUT:	フローティング・ゲ	ールオー	パラップするドレイン酸塩	o ș e
XIs um		フローティング・ゲー	HOSFETT BUT	フローティング・ゲ	-155-	パラップするソース権権の	±8
Ainj un	n2 0,0438					トとソースとの側の電子ト	ンネル恐泉健眠のエリア
Cic fF	1089.5356	フローティング・ゲー	トとコントロール・	ゲートとの数のキャ	ハシランス		
Clax IF		フローティング・ゲー	トとシリコン基をと	ひ間のキャパシタン	2		
CIO IF	0.1076						
Cls fF	0.7547						
Clo 1F	1090.8295						
Cr,wl	0.9586		とフローティング・	アートとの報告は			
Crisic	0.0007	ソース独会とフローラ	ィング・ゲートとの	REA			
Vt.fg V	0.90						
Verase	0.00			引しない、ゼロに登	定する)		
Vig.ini	-5.00						
Va	0.00				れたものに	事し(1)	
s	3.76E+016		 「潜去」方程式舟	の単近パラメータ			
х	1.27E+011	プローティング・ケー	- 「消去」方程式和	り駆出バラメータ			

٠.٠٠٠

[図8]




[29]


```
nvメモリ・セル保持特性の計算
```

							砂塘	熱荷	
			J/K	h, J-s	hb, J-s		60	1 53	
	1.6022E-019	9.1095E-031	1.38062E-023	6.62617E-034	*******	*****	3600	1 89 (41	
							86400	18	
	50,6V(バリア)		有効質量比		T, KÆ		604800	1 JOHN	
	2.9	3.9	0.5			300	2592000	118	
							***************************************	1年	
	C	b					************	4年	
	1.0630E-D06	2.3854E+008					*******	16年	
							***********	32 年	
Ligum	0.600			デバイスのテャンネル					
Wig ur				デバイスのチャンネル					
Hig un	0.090			ポリシリコン専体の国					
Wrx ur	0.500			はーバーラップするま	いトレンチ分	単の報			
Ttunox			化物厚さ						
Tono A	. 19						の酸化物 遊化物 微化物質	難体の舞さ	
Tswox		20 観望総合(りためのフロー?	イング・ゲートとコン	・トロール・ゲ	一トとの間	の倒金数化物の厚さ		
Xid un							パラップするドレイン領域		
XIs un							パラップするソース領域の		
Alnj ur							トとソースとの他の電子ト	ンネル効果提出の	りェリア
Cfc 1F	1089.538			コントロール・ゲート					
Cfax IF				シリコン基板との間の		2			
Ctd fF	0.101			ドレインとの別のキャ					
Cfs fF	0.710			ソースとの間のキャパ	リンタンス				
Clg fF	1090,753			・キャパシタンス					
Cr,wi	0.996			フローティング・ゲート					
Cr,ero	0.000	77 ・ソース数:	きとフローティン	ング・ゲー トとの終合せ	:				
Vi.io V	0.5	i0 7 ₽~ ₹	ィング・ゲートリ	IOSPETO LE VERRE					
Verase	Ö			は (ここでは世界しな		21Z)			
Vlo.ini	-5.0		-ティング表電視						
Vé.	Q.	10 有限の語 り	### (70−7	イング上に基礎された	重要+印象さ	れたものに	等しい)		
s	4.09E+01	7 70-7	シガ・ゲート	別会」方程式内の課金	1151-9				
x	1.20E + 01			「消失」方理式内の尊託					

(図10)

· · · ·






[図12]

タイム・セル保持特性の計算

					砂数	14 E
90,0	C m0,		h, Js	hb, J-s	2592000	1.58
1.0	6022E-019 9.	.1095E-031 1.38062E-023	6.62617E-034	************	5184000	2 9月
					7776000	3 カ月
b0.e	V/パリア) e1	mr. 有効質量比		T, KUS	**********	4 2 2
	2.9	3.9 0.5		300	*********	5 1 A
					********	6 ± Fl
C	ь				*********	7 #A
1.6	0=30F-006 2	3854F + 008			**********	8 1 1
					********	B ##
					*********	10 1/2
					*********	11 19

					*********	12 #月
Lla um	0.6200	フローティング・ゲート・デバイ	(スのチャンネル長		********	13 为月
Wfg um	1000.0000	フローティング・ゲート・デバイ	(スのチャンネル機		**********	14 9月
Hila um	0.0900	フローティング・ゲート・ポリン	シリコン製件の舞き		*********	15.3E
Wrx um	0.5000	フローティング・ゲートパオール	イーラップするさいトレ	ンチ分類の個	**********	16 b F
Runox A	65	トンネル催化物度さ				
Tone A	190	容量は全のためのフローティング	ゲーゲートとコントロー	・ル・ゲートとの間の数	化物 皇化物 潜化物质量	*の集さ
Tswox A	300	御製能会のためのフローティン (
X/d um	0.0500	フローティング・ゲー HIOSE				
Xfs um	0.3500	フローティング・ゲートMOSFE	てにおいてフローティン	パ・ゲートがオーバラ	ップするソース領域の長:	t
Ain) um2	0.D438	フローティング・ゲート管衛を!	リセットするためのフロ	コーティング・ゲートと	ソースとの間の電子トン	トル効果機械のエリア
Clc 1F	1089.5358	フローティング・ゲートとコン				
Clax IF	0,5306	フローティング・ゲートとシリ:	コン英板との間のキャノ	リシタンス		
Cld IF	0.1327	フローティング・ゲートとドレイ				
CIs IF	0.9288	フローティング・ゲートとソース	スとの間のキャパシタン	λ.		
Clg IF	1091,1281	全プローティング・ゲート・キャ				
Cr.wl	0.9965	コントロール・ゲートとフロー	ティング・ゲートとの	合比		
Cr,src	0,0009	ソース独合とフェーティング・	ゲートとの観合比			
Vt.In V	0.90	フローティング・ゲー HMOSFE	でしたい物理技			
Verase	0.00	ソースに印刷される湯金製圧(こ	ここでは原用しない。イ	(日に数字でも)		
Via.ini	-5.00	初級フローティングを開発圧				
Va	0.00	変数の選去物所(フローティング	ゲ上に報節された目的・	印かされたものに等し	(A)	
S	2.93E+013	プローティング・ゲート「強会」	方様式内の製出バラス	1-3		
x	1,56E+D11	プローティング・ゲート「選金」				
	.,					

[図13]




1.5E+007

[図14]

タイム・セル保持特性の計算

				25.00	MAPA.
	a0.C m0.k	a kb.d/K h.	J-a hb. J-a	. 60	1 5)
	1.6000F-019 9.10	95E-031 1,38062E-023	6.62617E-034 1.05458	BE-034 3600	1 Penc
				86400	1.8
1	60,eV(/ (') 7') z1	mr. 有效智量比	T. KM	604800	1 30%
	2.9	3.9 0.5		300 1209600	2 35 10
		0.0		2592000	1 3 月
	с ь			5104000	219
		154E+008		10368000	418
	1.00002-000 2.00	5121000		15552000	618
				20736000	818
				25920000	10 2.5
Ligum	0.6000	フローティング・ゲート・デバ	478KW-418	31104000	12 18
Wigum		フローティング・ゲート・デバ		36288000	14 2.8
Haum		フローティング・ゲート・ポリ		41472000	
Wrxum		フローティング・ゲートがオー	STATE OF THE PROPERTY OF	41472000	16 1/5
Thunga		トンネル和と発展さ	(-)371 0M-1077	TEV 18	
Tono A	190	お見が含むたわロフローティン	W. M. L. b. T. c. b. T	M_ 1 kmmmh-1000	MA WELLOW
Tawax A		開発を含むためのフリーティン	W. M. LL-1.LB A.	ソートとの日の日に何 ラルギ	THE PROPERTY OF C
X'd um	0.0500	フローティング・ゲートMOSFI			
Xaum	0.3500	フローティング・ゲートMOSFI	TE おいてつローティング・	H- LH+-パラップナモン	_1640E+
Anium		フローティング・ゲートをある	リナットするためのフローテ	1'M. H- LEV-TEN	日の世子トンネル効用値はのエリア
Cfc fF	1009.5358	フローティング・ゲートとコン	トロール・ゲートとの見の本	******	NOC1124WARESOLVY
Clar !F	0.5308	フローティング・ゲートとシリ			
Cld tF	0.1327	フローティング・ゲートとドレ			
C/s IF	0.9288	フローディング・ゲートティー			
Clc #F	1091.1281	オフローティング・ゲート・キ			
Cr.w	0.9985	コントロール・ゲートとフロー			
Crisro	0.0009	ソース接合とフローティング・	ゲートとの場合性		
		, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,			
Vt.Ja V	0.90	フローティング・ゲートMOSFE	TOLEい業業狂		
Vera:se	0.00	ソースに印刷される場合管圧(ここでは使用しない、ゼロに	数定する)	
Vigini	-5.00	茶帯フローティング表質雑圧			
Va	0.00	換職の消去電圧(フローティン			
S	2.93E+013	フローティング・ゲート「滑去	方を式内の悪化パラメータ		
X	1.55E + 011	フローティング・ゲート「済食	ナをは内の悪いくうメータ		

【図15】




[図16]

タイム・セル保持特性の計算


				45 KX	9516
		n0,ko kb,J/K	h, J-s hb, J-s	60	1.67
	1.6022E-019	9.1095E-031 1.38062E-C23	6.62617E-084 *********	3600	1 1953
				95400	1 🖯
	b0,eV(パリア) c	: mr. 有効質量比	T, KAR	604900	1 (2055)
	2.9	39 0.5		300 1209600	2 (800)
		40		2592000	1 1 8
	C E	,		5184000	2 3 8
	1.0630E-006	2,3854E+008		5104000	
	1.00306-003	2,30092 7 935			41月
					618
					8 1/9
				************	10 1A
Ltg un				,	12 1月
Wfg u					14 14 月
Hig us				,	16 1 A
Wrx u			オーバーラップする食いトレンチ分割	ic#	
Trunos					
Tono /			イング・ゲートとコントロール・ゲー		
Tayyox	A 30		イング・ゲートとコントロール・ゲー		
Xid un		0 フローティング・ゲー HM	OSFETICACUTフローティング・ゲー	トガオーバラップするドレイ	ン語項の最さ
Xis un	n 0.3504	0 フローティング・ゲートM	OSPETICALITZEーティング・ゲー	トがオーバラップするソース	数据の基本
Aini u	m2 0.043	8 フローティング・ゲート目	鼻をリセットするためのフローティン	グ・ゲートとソースとの間の	電子トンネル製業保証のエリア
Clc fF	1089,535	8 フローティング・ゲートと	コントロール・ゲートとの間のキャバ	シタンス	
C(sx f)	0.575	フローティング・ゲートと	シリコン基板との間のキャパシタンス		
Cld 1F	0.143	8 フローティング・ゲートと	ドレインとの間のキャパシタンス		
CIs IF	0.008	3 フローティング・ゲートと	ソースとの間のキャパシタンス		
Cta fF	1091,2500	き タフローティング・ゲート	・キャパシタンス		
Cr.wl	0.998	4 コントロール・ゲートとフ	ローティング・ゲートとの総合比		
Craro	0.000		グ・ゲートとの観音化		
Vt,tp \					
Vorase			圧(ここでは使用しない、ゼロに収集	(14)	
Vig.int	-5.0				
Va	0.00		イング上に書類された電券+印加され	止ものに等しい)	
5	2.70E+013	2 フローティング・ゲート	領法」方程式内の理能パラメータ		
x	1.69E+01	1 フローティング・ゲート!	議会」力製式内の暴配パラメータ		
**	1.000				


[図17]




Ą.


ولادٍ لله = =











フロントページの続き

(72)発明者 ビクタース・バースティス アメリカ合衆国78746 テキサス州オース チン キュエスタ・ハーデス 5104

(72)発明者 ビーター・ジャーゲン・クリム アメリカ合衆国F8746 テキサス州オース チン サイプレス・ポイント・イースト 2305 (72)発明者 チャン・ラム

アメリカ合衆国の5495 バーモント州ウィ リストン アスター・レーン 61 Fターム(参考) 2F085 ANA0 CC10 EE08 FF04 GC00 51055 AX44 AX60 BX29 CQ27 DX12 EX07 EX21 EY16 EX00 EZ29 F239